(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-254578

(43)公開日 平成10年(1998) 9月25日

(51) Int.Cl.6	識別記号	FI
G06F 1/10	0	G 0 6 F 1/04 3 3 0 A
H01L 27/0	4	H03L 7/00 D
21/822		H01L 27/04 D
H03L 7/0	0	
		審査請求 未請求 請求項の数12 OL (全 37 頁)
(21)出願番号	特願平9-58653	(71) 出願人 000005223
		富士通株式会社
(22) 出願日	平成9年(1997)3月13日	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 森 俊彦
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 川嶋 将一郎
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 濱湊 真
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 弁理士 平戸 哲夫


(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】所定のクロックを遅延してなる、所定のクロックに対して所定の位相差を有するクロックを必要とする 回路を備える半導体集積回路に関し、プロセス条件や温度変化や電源電圧の値に関わらず、位相精度の高いクロック伝達を行うことができるようにする。

【解決手段】固定遅延回路22のn-m段目のゲート回路23-(m+1)から出力されるクロックC22Bをクロック伝達回路3の初段のゲート回路4-mに供給することにより、メインクロックMCを遅延してなるメインクロックMCと同相のクロックQCを供給すべき回路2に対して、メインクロックMCを遅延してなるメインクロックMCと同相のクロックQCを供給する。





【特許請求の範囲】

【請求項1】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

可変遅延回路と、遅延時間をTAとするゲート回路を n 段接続し(但し、n、mは、n>mを満足する正の整数 である。)、初段のゲート回路の入力端を前記可変遅延 回路の出力端に接続してなる固定遅延回路とを有し、前 記可変遅延回路の出力端又は前記固定遅延回路のn-m 段目のゲート回路の出力端を前記クロック伝達回路の入 力端に接続し、前記第1のクロックを遅延させる遅延回 路と、

前記固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが前記第2のクロックに要求される位相となるように前記可変遅延回路の遅延時間を制御する遅延時間制御回路とを有する遅延同期ループ回路を備えていることを特徴とする半導体集積回路。

【請求項2】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

可変遅延回路と、遅延時間をTAとするゲート回路を n 段接続し(但し、n、mは、n>mを満足する正の整数である。)、初段のゲート回路の入力端を前記可変遅延回路の出力端に接続してなる固定遅延回路からなる複数のユニット遅延回路を縦列接続し、初段のユニット遅延回路の入力端を前記第1のクロックが印加されるノードに接続し、所定のユニット遅延回路の可変遅延回路の出力端又は所定のユニット遅延回路の固定遅延回路の n ー m段目のゲート回路の出力端を前記クロック伝達回路の入力端に接続してなる遅延回路と、

終段のユニット遅延回路の固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが前記第1のクロック又は前記第1のクロックと所定の位相差を有する第4のクロックに同期するように前記複数のユニット遅延回路の可変遅延回路の遅延時間を制御する遅延時間制御回路とを有する遅延同期ループ回路を備えていることを特徴とする半導体集積回路。

【請求項3】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

遅延時間をTLとするゲート回路をL段接続してなる第 50 ート回路の出力端に接続し、出力端を前記クロック伝達

1の可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し、初段のゲート回路の入力端を前記第1の可変遅延回路の出力端に接続してなる第1の固定遅延回路と、遅延時間をTLとするゲート回路をL段接続し、初段のゲート回路の入力端を前記第1の固定遅延回路の終段のゲート回路の出力端に接続してなる第2の可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し、初段のゲート回路を前記第2の可変遅延回路の出力端に接続してなる第2の固定遅延回路とを有し、前記第1の1のクロックを遅延させる遅延回路と、前記第2の固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが前記第2のクロックに要求される位相となるように前記第1、第2の可変遅延回路の遅延時間を制御

2

遅延時間をTAとするゲート回路をk段接続し、入力端を前記第1の可変遅延回路の出力端又は前記第1の固定遅延回路の2n+(TL/TA)L-m-k段目(但し、n、m、L、kは、n<m<(TL/TA)L+n、1<2n+(TL/TA)L-m-k<nを満足する正の整数である。)のゲート回路の出力端に接続し、出力端を前記クロック伝達回路の入力端に接続してなる第3の固定遅延回路とを備えていることを特徴とする半導体集積回路。

する遅延時間制御回路とを有する遅延同期ループ回路

【請求項4】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

遅延時間をTLとするゲート回路をL段接続してなる可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し、初段のゲート回路の入力端を前記可変遅延回路の出力端に接続してなる固定遅延回路からなる複数のユニット遅延回路を縦列接続し、初段のユニット遅延回路の可変遅延回路の入力端を前記第1のクロックが印加されるノードに接続してなる遅延回路と、終段のユニット遅延回路の固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが前記第1のクロック又は前記第1のクロックと所定の位相差を有する第4のクロックに同期するように前記複数のユニット遅延回路の可変遅延回路の遅延時間を制御する遅延時間制御回路とを有する遅延同期ループ回路と、

遅延時間をTAとするゲート回路をk段接続し、入力端を所定のユニット遅延回路の可変遅延回路の出力端又は所定のユニット遅延回路の固定遅延回路の2n+(TL/TA)L-m-k段目(但し、n、m、L、kは、n<m<(TL/TA)L+n、1<2n+(TL/TA)L-m-k<nを満足する正の整数である。)のゲート回路の出力端に接続し、出力端を前記クロック伝達

回路の入力端に接続してなる第3の固定遅延回路とを備 えていることを特徴とする半導体集積回路。

【請求項5】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

遅延時間をTLとするゲート回路をL段接続してなる第 1の可変遅延回路と、遅延時間をTAとするゲート回路 をn段接続し、初段のゲート回路の入力端を前記第1の 可変遅延回路の出力端に接続し、2n+(TL/TA) L-m-k段目(但し、n、m、L、kは、n<m< (TL/TA) L+n, 1<2n+ (TL/TA) Lm-k<nを満足する正の整数である。) のゲート回路 の出力端を前記クロック伝達回路の入力端に接続してな る第1の固定遅延回路と、遅延時間をTLとするゲート 回路をL段接続し、入力端を前記第1の固定遅延回路の 終段のゲート回路の出力端に接続してなる第2の可変遅 延回路と、遅延時間をTAとするゲート回路をn段接続 し、初段のゲート回路を前記第2の可変遅延回路の出力 端に接続してなる第2の固定遅延回路とを有し、前記第 1のクロックを遅延させる遅延回路と、前記第2の固定 遅延回路の終段のゲート回路の出力端に得られる第3の クロックが前記第2のクロックに要求される位相よりも 第3の固定遅延回路による遅延分だけ遅れた位相となる ように前記第1、第2の可変遅延回路の遅延時間を制御 する遅延時間制御回路とを有する遅延同期ループ回路 と、

遅延時間をTAとするゲート回路を k 段接続し、前記遅延回路の上流側に配置され、前記遅延回路とともに前記第1のクロックを遅延させる前記第3の固定遅延回路とを備えていることを特徴とする半導体集積回路。

【請求項6】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

遅延時間をTLとするゲート回路をL段接続してなる可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し、初段のゲート回路の入力端を前記可変遅延回路の出力端に接続してなる固定遅延回路からなる複数のユニット遅延回路を縦列接続し、所定のユニット遅延回路の2n+(TL/TA)L-m-k段目(但し、n、m、L、kは、n<m<(TL/TA)L+n、1<2n+(TL/TL)L-m-k<nを満足する正の整数である。)のゲート回路の出力端を前記クロック伝達回路の入力端に接続してなる遅延回路と、終段のユニット遅延回路の固定遅延回路の終段のゲート回路の出力端に

得られる第3のクロックが前記初段のユニット遅延回路 に入力される第4のクロック又はこの第4のクロックと 所定の位相差を有する第5のクロックに同期するように 前記複数のユニット遅延回路の可変遅延回路の遅延時間 を制御する遅延時間制御回路とを有する遅延同期ループ 回路と、

4

遅延時間をTAとするゲート回路をk段接続し、入力端を前記第1のクロックが印加されるノードに接続し、出力端を前記初段のユニット遅延回路の入力端に接続して 10 なる第3の固定遅延回路とを備えていることを特徴とする半導体集積回路。

【請求項7】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を有する半導体集積回路において、

遅延時間をTLとするゲート回路をL段接続してなる第 1の可変遅延回路と、遅延時間をTAとするゲート回路 をn段接続し、初段のゲート回路の入力端を前記可変遅 延回路の出力端に接続してなる第1の固定遅延回路と、 遅延時間をTLとするゲート回路をL段接続し、入力端 を前記第1の固定遅延回路の終段のゲート回路に接続し てなる第2の可変遅延回路と、遅延時間をTAとするゲ ート回路を n 段接続し、初段のゲート回路の入力端を前 記可変遅延回路の出力端に接続してなる第2の固定遅延 回路とを有し、前記第1のクロックを遅延させる遅延回 路と、前記第2の固定遅延回路の終段のゲート回路の出 力端に得られる第3のクロックが前記第2のクロックに 要求される位相よりも第3の固定遅延回路による遅延分 だけ遅れた位相となるように前記第1、第2の可変遅延 回路の遅延時間を制御する遅延時間制御回路とを有する 遅延同期ループ回路と、

遅延時間をTAとするゲート回路をk1段接続し、前記遅延回路の上流側に配置され、前記遅延回路とともに前記第1のクロックを遅延させる前記第3の固定遅延回路

遅延時間をTAとするゲート回路をk2段接続し、入力端を第1の可変遅延回路の出力端又は前記第1の固定遅延回路の2n+(TL/TA)L-m-k1-k2段目(但し、n、m、L、k1、k2は、n<m、1<2n+(TL/TA)L-m-k1-k2を満足する正の整数である。)のゲート回路の出力端に接続し、出力端を前記クロック伝達回路の入力端に接続してなる第4の固定遅延回路とを備えていることを特徴とする半導体集積回路。

【請求項8】第1のクロックを遅延してなる、前記第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、前記第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとす

るゲート回路をm段接続してなるクロック伝達回路を有 する半導体集積回路において、

遅延時間をTAとするゲート回路をk2段接続し、入力端を所定のユニット遅延回路の可変遅延回路の出力端又は所定のユニット遅延回路の固定遅延回路の2n+Lーm-k1-k2段目(但し、n、m、L、k1、k2は、n<m、1<2n+(TL/TA)L-m-k1-k2を満足する正の整数である。)のゲート回路の出力端に接続し、出力端を前記クロック伝達回路の入力端に接続してなる第4の固定遅延回路とを備えていることを特徴とする半導体集積回路。

【請求項9】前記可変遅延回路は、ソースを電源線に接続した第1のpチャネル絶縁ゲート型電界効果トランジスタと、ソースを前記第1のpチャネル絶縁ゲート型電界効果トランジスタのドレインに接続した第2のpチャネル絶縁ゲート型電界効果トランジスタと、ドレインを前記第2のpチャネル絶縁ゲートを前記第2のpチャネル絶縁ゲート型電界効果トランジスタのゲートに接続し、ゲートを前記第2のpチャネル絶縁ゲート型電界効果トランジスタと、ドレインを前記第1のnチャネル絶縁ゲート型電界効果トランジスタを接続し、ソースを接地線に接続した第2のnチャネル絶縁ゲート型電界効果トランジスタとを備え、

前記第2のpチャネル絶縁ゲート型電界効果トランジスタのゲートと前記第1のnチャネル絶縁ゲート型電界効果トランジスタのゲートとの接続点をクロック入力ノード、前記第2のpチャネル絶縁ゲート型電界効果トランジスタのドレインとの接続点をクロック出力ノードとされ、前記第1のpチャネル絶縁ゲート型電界効果トランジスタのゲートに第1の遅延時間制御電圧が印加され、前記第2のnチャネル絶縁ゲート型電界効果トランジスタのゲートに第2の遅延時間制御電圧が印加されるゲート回路を縦列接続して構成されているこ

とを特徴とする請求項1、2、3、4、5、6、7又は 8記載の半導体集積回路。

6

【請求項10】前記可変遅延回路は、ソースを電源線に接続した第1のpチャネル絶縁ゲート型電界効果トランジスタと、ソースを前記第1のpチャネル絶縁ゲート型電界効果トランジスタのドレインに接続した第2のpチャネル絶縁ゲート型電界効果トランジスタと、ドレインを前記第2のpチャネル絶縁ゲート型電界効果トランジスタのドレインに接続した第1のnチャネル絶縁ゲート型電界効果トランジスタのソースに接続し、ゲートを前記第1のpチャネル絶縁ゲート型電界効果トランジスタのゲートに接続し、ソースを接地線に接続した第2のnチャネル絶縁ゲート型電界効果トランジスタのゲートに接続し、ソースを接地線に接続した第2のnチャネル絶縁ゲート型電界効果トランジスタとを備え、

前記第1のpチャネル絶縁ゲート型電界効果トランジスタのゲートと前記第2のnチャネル絶縁ゲート型電界効果トランジスタのゲートとの接続点をクロック入力ノード、前記第2のpチャネル絶縁ゲート型電界効果トランジスタのドレインとの接続点をクロック出力ノードとされ、前記第2のpチャネル絶縁ゲート型電界効果トランジスタのゲートに第1の遅延時間制御電圧が印加され、前記第1のnチャネル絶縁ゲート型電界効果トランジスタのゲートに第1の遅延時間制御電圧が印加され、前記第1のnチャネル絶縁ゲート型電界効果トランジスタのゲートに第2の遅延時間制御電圧が印加されるゲート回路を縦列接続して構成されていることを特徴とする請求項1、2、3、4、5、6、7又は8記載の半導体集積回路。

【請求項11】前記遅延制御回路は、スタータ回路と、一端を前記接地線に接続し、他端に前記第1の遅延時間制御電圧を生成する第1のキャパシタと、一端を前記電源線に接続し、他端に前記第2の遅延時間制御電圧を生成する第2のキャパシタと、前記スタータ回路に起動を制御され、遅延制御の基準となるクロックと、前記遅延同期ループ回路を構成する遅延回路の出力端から出力されるクロックとの位相差を比較して、前記第1のキャパシタ及び前記第2のキャパシタの充放電を行う位相比較器兼チャージポンプ回路とを備え、

前記スタータ回路にスタータ信号が入力されたときは、 が前記位相比較器兼チャージポンプ回路は、所定のクロックサイクルが経過するまでは、前記第1のキャパシタ及び前記第2のキャパシタの充電のみを行い、前記所定のクロックサイクルが経過した後は、通常動作を行うように構成されていることを特徴とする請求項9又は10記載の半導体集積回路。

【請求項12】前記位相比較器兼チャージポンプ回路は、直列接続されたプルアップ素子をなす複数のpチャネル絶縁ゲート型電界効果トランジスタと、直列接続されたプルダウン素子をなす複数のnチャネル絶縁ゲート型電界効果トランジスタとを備え、前記遅延同期ループ

回路を構成する遅延回路に入力されるクロックと、前記 遅延同期ループ回路を構成する遅延回路から出力される クロックと、前記遅延同期ループ回路を構成する遅延回 路の所定のノードに出力されるクロックとを処理した複 数のクロックにより前記複数のpチャネル絶縁ゲート型 電界効果トランジスタ及び前記複数のnチャネル絶縁ゲ ート型電界効果トランジスタのオン、オフを制御され、 前記第1のキャパシタの充放電を行う第1の位相比較器 兼チャージポンプ回路と、

直列接続されたプルアップ素子をなす複数のpチャネル 絶縁ゲート型電界効果トランジスタと、直列接続された プルダウン素子をなす複数のnチャネル絶縁ゲート型電 界効果トランジスタとを備え、前記遅延同期ループ回路 を構成する遅延回路に入力されるクロックと、前記遅延 同期ループ回路を構成する遅延回路から出力されるクロ ックと、前記遅延同期ループ回路を構成する遅延回路の 所定のノードに出力されるクロックとを処理した複数の クロックにより前記複数のpチャネル絶縁ゲート型電界 効果トランジスタ及び前記複数のnチャネル絶縁ゲート 型電界効果トランジスタのオン、オフを制御され、前記 第2のキャパシタの充放電を行う第2の位相比較器兼チ ャージポンプ回路とを備えていることを特徴とする請求 項7記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、所定のクロックを 遅延してなる所定のクロックに対して所定の位相差を有 するクロックを必要とする回路を備える半導体集積回路 に関する。

[0002]

【従来の技術】例えば、外部から供給されるメインクロ ックを遅延してなるメインクロックと所定の位相差を有 するクロックを必要とする回路を備える従来の半導体集 積回路は、位相同期ループ回路を備え、この位相同期ル ープ回路を構成する電圧制御発振器から出力されるクロ ックを、ゲート回路を複数個縦列接続してなるクロック 伝達回路を介して、メインクロックを遅延してなるメイ ンクロックと所定の位相差を有するクロックを必要とす る回路に供給するように構成されていた。

[0003]

【発明が解決しようとする課題】このような従来の半導 体集積回路においては、プロセス条件や温度変化や電源 電圧の値によりクロック伝達回路の遅延時間が異なって しまい、メインクロックを遅延してなるメインクロック と所定の位相差を有するクロックを必要とする回路に対 して、位相精度の高いクロック伝達を行うことができな い場合があるという問題点があった。

【0004】本発明は、かかる点に鑑み、所定のクロッ クを遅延してなる所定のクロックに対して所定の位相差 を有するクロックを必要とする回路に対して、プロセス

50

条件や温度変化や電源電圧の値に関わらず、位相精度の 高いクロック伝達を行うことができるようにした半導体 集積回路を提供することを目的とする。

[0005]

(5)

【課題を解決するための手段】本発明中、第1の発明 (請求項1記載の半導体集積回路)は、第1のクロック を遅延してなる、第1のクロックと所定の位相差を有す る第2のクロックを必要とする回路を備えると共に、第 2のクロックを必要とする回路へのクロック伝送路に遅 10 延時間をTAとするゲート回路をm段接続してなるクロ ック伝達回路を有する半導体集積回路において、可変遅 延回路と、遅延時間をTAとするゲート回路をn段接続 し(但し、n、mは、n>mを満足する正の整数であ る。)、初段のゲート回路の入力端を可変遅延回路の出 力端に接続してなる固定遅延回路とを有し、可変遅延回 路の出力端又は固定遅延回路のn-m段目のゲート回路 の出力端をクロック伝達回路の入力端に接続し、第1の クロックを遅延させる遅延回路と、固定遅延回路の終段 のゲート回路の出力端に得られる第3のクロックが第2 のクロックに要求される位相となるように可変遅延回路 の遅延時間を制御する遅延時間制御回路とを有する遅延 同期ループ回路を備えているというものである。

【0006】本発明中、第1の発明によれば、固定遅延 回路のn-m-1段目のゲート回路から固定遅延回路の 終段のゲート回路までのゲート回路数は、クロック伝達 回路のゲート回路数と同数のm段とされ、しかも、固定 遅延回路の終段のゲート回路の出力端に得られる第3の クロックは第2のクロックに要求される位相となるよう に制御されるので、クロック伝達回路から出力される第 30 2のクロックは、プロセス条件や温度変化や電源電圧の 値に関わらず、要求される位相のクロックとなる。

【0007】本発明中、第2の発明(請求項2記載の半 導体集積回路)は、第1のクロックを遅延してなる、第 1のクロックと所定の位相差を有する第2のクロックを 必要とする回路を備えると共に、第2のクロックを必要 とする回路へのクロック伝送路に遅延時間をTAとする ゲート回路をm段接続してなるクロック伝達回路を有す る半導体集積回路において、可変遅延回路と、遅延時間 をTAとするゲート回路をn段接続し(但し、n、m

40 は、n>mを満足する正の整数である。)、初段のゲー ト回路の入力端を可変遅延回路の出力端に接続してなる 固定遅延回路からなる複数のユニット遅延回路を縦列接 続し、初段のユニット遅延回路の入力端を第1のクロッ クが印加されるノードに接続し、所定のユニット遅延回 路の可変遅延回路の出力端又は所定のユニット遅延回路 の固定遅延回路のn-m段目のゲート回路の出力端をク ロック伝達回路の入力端に接続してなる遅延回路と、終 段のユニット遅延回路の固定遅延回路の終段のゲート回 路の出力端に得られる第3のクロックが第1のクロック 又は第1のクロックと所定の位相差を有する第4のクロ

50

ックに同期するように複数のユニット遅延回路の可変遅 延回路の遅延時間を制御する遅延時間制御回路とを有す る遅延同期ループ回路を備えているというものである。

9

【0008】本発明中、第2の発明によれば、所定のユ ニット遅延回路の固定遅延回路のn-m-1段目のゲー ト回路から所定のユニット遅延回路の固定遅延回路の終 段のゲート回路までのゲート回路数は、クロック伝達回 路のゲート回路数と同数のm段とされ、しかも、終段の ユニット遅延回路の固定遅延回路の終段のゲート回路の 出力端に得られる第3のクロックは、第1のクロック又 は第1のクロックと所定の位相差を有する第4のクロッ クに同期するように制御されるので、クロック伝達回路 から出力される第2のクロックは、プロセス条件や温度 変化や電源電圧の値に関わらず、所定のユニット遅延回 路の固定遅延回路の終段のゲート回路から出力されるク ロックと同相のクロックとなる。

【0009】本発明中、第3の発明(請求項3記載の半 導体集積回路) は、第1のクロックを遅延してなる、第 1のクロックと所定の位相差を有する第2のクロックを 必要とする回路を備えると共に、第2のクロックを必要 とする回路へのクロック伝送路に遅延時間をTAとする ゲート回路をm段接続してなるクロック伝達回路を有す る半導体集積回路において、遅延時間をTLとするゲー ト回路をL段接続してなる第1の可変遅延回路と、遅延 時間をTAとするゲート回路をn段接続し、初段のゲー ト回路の入力端を第1の可変遅延回路の出力端に接続し てなる第1の固定遅延回路と、遅延時間をTLとするゲ ート回路をL段接続し、初段のゲート回路の入力端を第 1の固定遅延回路の終段のゲート回路の出力端に接続し てなる第2の可変遅延回路と、遅延時間をTAとするゲ ート回路をn段接続し、初段のゲート回路を第2の可変 遅延回路の出力端に接続してなる第2の固定遅延回路と を有し、第1のクロックを遅延させる遅延回路と、第2 の固定遅延回路の終段のゲート回路の出力端に得られる 第3のクロックが第2のクロックに要求される位相とな るように第1、第2の可変遅延回路の遅延時間を制御す る遅延時間制御回路とを有する遅延同期ループ回路と、 遅延時間をTAとするゲート回路をk 段接続し、入力端 を第1の可変遅延回路の出力端又は第1の固定遅延回路 の2n+(TL/TA) L-m-k段目(但し、n、 m、L、kは、n<m<(TL/TA) L+n、1<2 n+ (TL/TA) L-m-k<nを満足する正の整数 である。)のゲート回路の出力端に接続し、出力端をク ロック伝達回路の入力端に接続してなる第3の固定遅延 回路とを備えているというものである。

【0010】本発明中、第3の発明によれば、第1の固 定遅延回路の初段のゲート回路から第3の固定遅延回路 の終段のゲート回路までのゲート回路数は、遅延時間を TAとするゲート回路で換算すれば、第1の固定遅延回 路の初段のゲート回路から第2の固定遅延回路のn-m 段目のゲート回路までのゲート回路数と同数の2n+ (TL/TA) L-mとなり、しかも、第2の固定遅延 回路の終段のゲート回路の出力端に得られる第3のクロ ックが第2のクロックに要求される位相となるように制 御されるので、クロック伝達回路から出力される第2の クロックは、プロセス条件や温度変化や電源電圧の値に 関わらず、要求される位相のクロックとなる。

【0011】本発明中、第4の発明(請求項4記載の半 導体集積回路)は、第1のクロックを遅延してなる、第 1のクロックと所定の位相差を有する第2のクロックを 必要とする回路を備えると共に、第2のクロックを必要 とする回路へのクロック伝送路に遅延時間をTAとする ゲート回路をm段接続してなるクロック伝達回路を有す る半導体集積回路において、遅延時間をTLとするゲー ト回路をL段接続してなる可変遅延回路と、遅延時間を TAとするゲート回路をn段接続し、初段のゲート回路 の入力端を可変遅延回路の出力端に接続してなる固定遅 延回路からなる複数のユニット遅延回路を縦列接続し、 初段のユニット遅延回路の可変遅延回路の入力端を第1 のクロックが印加されるノードに接続してなる遅延回路 と、終段のユニット遅延回路の固定遅延回路の終段のゲ ート回路の出力端に得られる第3のクロックが第1のク ロック又は第1のクロックと所定の位相差を有する第4 のクロックに同期するように複数のユニット遅延回路の 可変遅延回路の遅延時間を制御する遅延時間制御回路と を有する遅延同期ループ回路と、遅延時間をTAとする ゲート回路を k 段接続し、入力端を所定のユニット遅延 回路の可変遅延回路の出力端又は所定のユニット遅延回 路の固定遅延回路の2n+(TL/TA)L-m-k段 目(但し、n、m、L、kは、n < m < (TL/TA) L+n、1<2n+(TL/TA)L-m-k<nを満 足する正の整数である。)のゲート回路の出力端に接続 し、出力端をクロック伝達回路の入力端に接続してなる 第3の固定遅延回路とを備えているというものである。 【0012】本発明中、第4の発明によれば、所定のユ ニット遅延回路の固定遅延回路の初段のゲート回路から 第3の固定遅延回路の終段のゲート回路までのゲート回 路数は、遅延時間をTAとするゲート回路で換算すれ ば、所定のユニット遅延回路の固定遅延回路の初段のゲ 40 一ト回路から所定のユニット遅延回路の次段のユニット 遅延回路の固定遅延回路のn-m段目のゲート回路まで のゲート回路数と同数の2n+(TL/TA)L-mと なり、しかも、終段のユニット遅延回路の固定遅延回路 の終段のゲート回路の出力端に得られる第3のクロック が第1のクロック又は第1のクロックと所定の位相差を 有する第4のクロックに同期するように制御されるの で、クロック伝達回路から出力される第2のクロック は、プロセス条件や温度変化や電源電圧の値に関わら ず、所定のユニット遅延回路の次段のユニット遅延回路

の固定遅延回路の終段のゲート回路から出力されるクロ

ックと同相のクロックとなる。

【0013】本発明中、第5の発明(請求項5記載の半 導体集積回路)は、第1のクロックを遅延してなる、第 1のクロックと所定の位相差を有する第2のクロックを 必要とする回路を備えると共に、第2のクロックを必要 とする回路へのクロック伝送路に遅延時間をTAとする ゲート回路をm段接続してなるクロック伝達回路を有す る半導体集積回路において、遅延時間をTLとするゲー ト回路をL段接続してなる第1の可変遅延回路と、遅延 時間をTAとするゲート回路をn段接続し、初段のゲー ト回路の入力端を第1の可変遅延回路の出力端に接続 し、2n+(TL/TA)L-m-k段目(但し、n、 m, L, kt, n < m < (TL/TA) L + n, 1 < 2n+(TL/TA)L-m-k<nを満足する正の整数 である。)のゲート回路の出力端をクロック伝達回路の 入力端に接続してなる第1の固定遅延回路と、遅延時間 をTLとするゲート回路をL段接続し、入力端を第1の 固定遅延回路の終段のゲート回路の出力端に接続してな る第2の可変遅延回路と、遅延時間をTAとするゲート 回路をn段接続し、初段のゲート回路を第2の可変遅延 回路の出力端に接続してなる第2の固定遅延回路とを有 し、第1のクロックを遅延させる遅延回路と、第2の固 定遅延回路の終段のゲート回路の出力端に得られる第3 のクロックが第2のクロックに要求される位相よりも第 3の固定遅延回路による遅延分だけ遅れた位相となるよ うに第1、第2の可変遅延回路の遅延時間を制御する遅 延時間制御回路とを有する遅延同期ループ回路と、遅延 時間をTAとするゲート回路をk 段接続し、遅延回路の 上流側に配置され、遅延回路とともに第1のクロックを 遅延させる第3の固定遅延回路とを備えているというも のである。

11

【0014】本発明中、第5の発明によれば、第3の固定遅延回路のゲート数と、第1の固定遅延回路の初段のゲート回路から2n+(TL/TA)L-m-k段目のゲート回路までのゲート回路数の合計は、遅延時間をTAとするゲート回路で換算すれば、第1の固定遅延回路の初段のゲート回路から第2の固定遅延回路のn-m段目のゲート回路までのゲート回路数と同数の2n+(TL/TA)L-mとなり、しかも、第2の固定遅延回路のが第2のクロックに要求される位相よりも第3の固定遅延回路のが第2のクロックに要求される位相となるように制御のが第2のクロック伝達回路から出力される第2のクロックは、プロセス条件や温度変化や電源電圧の値に関わらず、要求される位相のクロックとなる。

【0015】本発明中、第6の発明(請求項6記載の半導体集積回路)は、第1のクロックを遅延してなる、第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとする

ゲート回路をm段接続してなるクロック伝達回路を有す る半導体集積回路において、遅延時間をTLとするゲー ト回路をL段接続してなる可変遅延回路と、遅延時間を TAとするゲート回路をn段接続し、初段のゲート回路 の入力端を可変遅延回路の出力端に接続してなる固定遅 延回路からなる複数のユニット遅延回路を縦列接続し、 所定のユニット遅延回路の2n+(TL/TA)L-m ーk段目(但し、n、m、L、kは、n<m<(TL/ TA) L+n, 1 < 2n + (TL/TA) L-m-k <10 nを満足する正の整数である。) のゲート回路の出力端 をクロック伝達回路の入力端に接続してなる遅延回路 と、終段のユニット遅延回路の固定遅延回路の終段のゲ ート回路の出力端に得られる第3のクロックが初段のユ ニット遅延回路に入力される第4のクロック又はこの第 4のクロックと所定の位相差を有する第5のクロックに 同期するように複数のユニット遅延回路の可変遅延回路 の遅延時間を制御する遅延時間制御回路とを有する遅延 同期ループ回路と、遅延時間をTAとするゲート回路を k 段接続し、入力端を第1のクロックが印加されるノー ドに接続し、出力端を初段のユニット遅延回路の入力端 に接続してなる第3の固定遅延回路とを備えているとい うものである。

【0016】本発明中、第6の発明によれば、第3の固 定遅延回路のゲート数と、所定のユニット遅延回路の固 定遅延回路の初段のゲート回路から2n+(TL/T A) L-m-k段目のゲート回路までのゲート回路数の 合計は、遅延時間をTAとするゲート回路で換算すれ ば、所定のユニット遅延回路の固定遅延回路の初段のゲ ート回路から所定のユニット遅延回路の次段のユニット 30 遅延回路の固定遅延回路のn-m段目のゲート回路まで のゲート回路数と同数の2n+(TL/TA) L-mと なり、しかも、終段のユニット遅延回路の固定遅延回路 の終段のゲート回路の出力端に得られる第3のクロック が初段のユニット遅延回路に入力される第4のクロック 又はこの第4のクロックと所定の位相差を有する第5の クロックに同期するように制御されるので、クロック伝 達回路から出力される第2のクロックは、プロセス条件 や温度変化や電源電圧の値に関わらず、所定のユニット 遅延回路の次段のユニット遅延回路の固定遅延回路の終 40 段のゲート回路から出力されるクロックと同相のクロッ クとなる。

【0017】本発明中、第7の発明(請求項7記載の半導体集積回路)は、第1のクロックを遅延してなる、第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をL段接続してなる第1の可変遅延回路と、遅延時間をTAとするゲート回路をn段接続し、初段のゲー時間をTAとするゲート回路をn段接続し、初段のゲー

ト回路の入力端を可変遅延回路の出力端に接続してなる 第1の固定遅延回路と、遅延時間をTLとするゲート回 路をL段接続し、入力端を第1の固定遅延回路の終段の ゲート回路に接続してなる第2の可変遅延回路と、遅延 時間をTAとするゲート回路をn段接続し、初段のゲー ト回路の入力端を可変遅延回路の出力端に接続してなる 第2の固定遅延回路とを有し、第1のクロックを遅延さ せる遅延回路と、第2の固定遅延回路の終段のゲート回 路の出力端に得られる第3のクロックが第2のクロック に要求される位相よりも第3の固定遅延回路による遅延 分だけ遅れた位相となるように第1、第2の可変遅延回 路の遅延時間を制御する遅延時間制御回路とを有する遅 延同期ループ回路と、遅延時間をTAとするゲート回路 をk1段接続し、遅延回路の上流側に配置され、遅延回 路とともに第1のクロックを遅延させる第3の固定遅延 回路と、遅延時間をTAとするゲート回路をk2段接続 し、入力端を第1の可変遅延回路の出力端又は第1の固 定遅延回路の2n+(TL/TA)L-m-k1-k2 段目(但し、n、m、L、k1、k2は、n<m、1< 2n+ (TL/TA) L-m-k1-k2を満足する正 の整数である。) のゲート回路の出力端に接続し、出力 端をクロック伝達回路の入力端に接続してなる第4の固 定遅延回路とを備えているというものである。

13

【0018】本発明中、第7の発明によれば、第3の固定遅延回路のゲート回路数と、第1の固定遅延回路の初段のゲート回路から第4の固定遅延回路の終段のゲート回路までのゲート回路数の合計は、遅延時間をTAとするゲート回路で換算すれば、第1の固定遅延回路の初切で一ト回路がありまるの固定遅延回路のnーm段目のゲート回路までのゲート回路数と同数の2n+(TL/TA)Lーmとなり、しかも、第2の固定遅延回路のが第2のゲート回路の出力端に得られる第3のクロックが第2のクロックに要求される位相よりも第3の固定遅延回路のかりロックに要求される位相となるように制御されるので、クロック伝達回路から出力される第2のクロックは、プロセス条件や温度変化や電源電圧の値に関わらず、要求される位相のクロックとなる。

【0019】本発明中、第8の発明(請求項8記載の半導体集積回路)は、第1のクロックを遅延してなる、第1のクロックと所定の位相差を有する第2のクロックを必要とする回路を備えると共に、第2のクロックを必要とする回路へのクロック伝送路に遅延時間をTAとするゲート回路をm段接続してなるクロック伝達回路を大口とするが一ト回路をn段接続し、初段のゲートをTAとするゲート回路をn段接続し、初段のゲートの入力端を可変遅延回路の出力端に接続してなる複数のユニット遅延回路を終列接続し、終段のユニット遅延回路の固定遅延回路の終段のゲート回路の出力端に得られる第3のクロックが初段のユニッ

ト遅延回路に入力される第4のクロック又はこの第4の クロックと所定の位相差を有する第5のクロックに同期 するように複数のユニット遅延回路の可変遅延回路の遅 延時間を制御する遅延時間制御回路とを有する遅延同期 ループ回路と、遅延時間をTAとするゲート回路をk1 段接続し、入力端を第1のクロックが印加されるノード に接続し、出力端を初段のユニット遅延回路の入力端に 接続してなる第3の固定遅延回路と遅延時間をTAとす るゲート回路をk2段接続し、入力端を所定のユニット 10 遅延回路の可変遅延回路の出力端又は所定のユニット遅 延回路の固定遅延回路の2n+L-m-k1-k2段目 (但し、n、m、L、k1、k2は、n<m、1<2n + (TL/TA) L-m-k1-k2を満足する正の整 数である。)のゲート回路の出力端に接続し、出力端を クロック伝達回路の入力端に接続してなる第4の固定遅 延回路とを備えているというものである。

【0020】本発明中、第8の発明によれば、第3の固 定遅延回路のゲート回路数と、所定のユニット遅延回路 の固定遅延回路の初段のゲート回路から第4の固定遅延 回路の終段のゲート回路までのゲート回路数の合計は、 遅延時間をTAとするゲート回路で換算すれば、所定の ユニット遅延回路の固定遅延回路の初段のゲート回路か ら所定のユニット遅延回路の固定遅延回路の n -m段目 のゲート回路までのゲート回路数と同数の2n+(TL /TA) L-mとなり、しかも、終段のユニット遅延回 路の固定遅延回路の終段のゲート回路の出力端に得られ る第3のクロックが初段のユニット遅延回路に入力され る第4のクロック又はこの第4のクロックと所定の位相 差を有する第5のクロックに同期するように制御される ので、クロック伝達回路から出力される第2のクロック は、プロセス条件や温度変化や電源電圧の値に関わら ず、所定のユニット遅延回路の次段のユニット遅延回路 の固定遅延回路の終段のゲート回路から出力されるクロ ックと同相のクロックとなる。

【0021】本発明中、第9の発明(請求項9記載の半 導体集積回路)は、第1、第2、第3、第4、第5、第 6、第7又は第8の発明において、可変遅延回路は、ソ ースを電源線に接続した第1のpチャネル絶縁ゲート型 電界効果トランジスタと、ソースを第1のpチャネル絶 40 緑ゲート型電界効果トランジスタのドレインに接続した 第2のpチャネル絶縁ゲート型電界効果トランジスタ と、ドレインを第2のpチャネル絶縁ゲート型電界効果 トランジスタのドレインに接続し、ゲートを第2のpチ ャネル絶縁ゲート型電界効果トランジスタのゲートに接 続した第1のnチャネル絶縁ゲート型電界効果トランジ スタと、ドレインを第1のnチャネル絶縁ゲート型電界 効果トランジスタのソースに接続し、ソースを接地線に 接続した第2のnチャネル絶縁ゲート型電界効果トラン ジスタとを備え、第2のpチャネル絶縁ゲート型電界効 50 果トランジスタのゲートと第1のnチャネル絶縁ゲート

型電界効果トランジスタのゲートとの接続点をクロック入力ノード、第2のpチャネル絶縁ゲート型電界効果トランジスタのドレインと第1のnチャネル絶縁ゲート型電界効果トランジスタのドレインとの接続点をクロック出力ノードとされ、第1のpチャネル絶縁ゲート型電界効果トランジスタのゲートに第1の遅延時間制御電圧が印加され、第2のnチャネル絶縁ゲート型電界効果トランジスタのゲートに第2の遅延時間制御電圧が印加されるゲート回路を縦列接続して構成されているというものである。

15

【0022】本発明中、第10の発明(請求項10記載 の半導体集積回路)は、第1、第2、第3、第4、第 5、第6、第7又は第8の発明において、可変遅延回路 は、ソースを電源線に接続した第1のpチャネル絶縁ゲ ート型電界効果トランジスタと、ソースを第1のpチャ ネル絶縁ゲート型電界効果トランジスタのドレインに接 続した第2のpチャネル絶縁ゲート型電界効果トランジ スタと、ドレインを第2のpチャネル絶縁ゲート型電界 効果トランジスタのドレインに接続した第1のnチャネ ル絶縁ゲート型電界効果トランジスタと、ドレインを第 1 の n チャネル絶縁ゲート型電界効果トランジスタのソ ースに接続し、ゲートを第1のpチャネル絶縁ゲート型 電界効果トランジスタのゲートに接続し、ソースを接地 線に接続した第2のnチャネル絶縁ゲート型電界効果ト ランジスタとを備え、第1のpチャネル絶縁ゲート型電 界効果トランジスタのゲートと第2のnチャネル絶縁ゲ ート型電界効果トランジスタのゲートとの接続点をクロ ック入力ノード、第2のpチャネル絶縁ゲート型電界効 果トランジスタのドレインと第1のnチャネル絶縁ゲー ト型電界効果トランジスタのドレインとの接続点をクロ ック出力ノードとされ、第2のpチャネル絶縁ゲート型 電界効果トランジスタのゲートに第1の遅延時間制御電 圧が印加され、第1のnチャネル絶縁ゲート型電界効果 トランジスタのゲートに第2の遅延時間制御電圧が印加 されるゲート回路を縦列接続して構成されているという ものである。

【0023】本発明中、第11の発明(請求項11記載の半導体集積回路)は、第9又は第10の発明において、遅延制御回路は、スタータ回路と、一端を接地線に接続し、他端に第1の遅延時間制御電圧を生成する第1のキャパシタと、一端を電源線に接続し、他端に第2の遅延時間制御電圧を生成する第2のキャパシタと、スタータ回路に起動を制御され、遅延制御の基準となるクロックと、遅延同期ループ回路を構成する遅延回路の出力端から出力されるクロックとの位相差を比較して、第1のキャパシタ及び前記第2のキャパシタの充放電を行う位相比較器兼チャージポンプ回路とを備え、スタータ回路にスタータ信号が入力されたときは、位相比較器兼チャージポンプ回路は、所定のクロックサイクルが経過するまでは、第1のキャパシタ及び第2のキャパシタの充

電のみを行い、所定のクロックサイクルが経過した後は、通常動作を行うように構成されているというものである。

【0024】本発明中、第12の発明(請求項12記載 の半導体集積回路)は、第11の発明において、位相比 較器兼チャージポンプ回路は、直列接続されたプルアッ プ素子をなす複数のpチャネル絶縁ゲート型電界効果ト ランジスタと、直列接続されたプルダウン素子をなす複 数のnチャネル絶縁ゲート型電界効果トランジスタとを 10 備え、遅延同期ループ回路を構成する遅延回路に入力さ れるクロックと、遅延同期ループ回路を構成する遅延回 路から出力されるクロックと、遅延同期ループ回路を構 成する遅延回路の所定のノードに出力されるクロックと を処理した複数のクロックにより複数のpチャネル絶縁 ゲート型電界効果トランジスタ及び複数のnチャネル絶 縁ゲート型電界効果トランジスタのオン、オフを制御さ れ、第1のキャパシタの充放電を行う第1の位相比較器 兼チャージポンプ回路と、直列接続されたプルアップ素 子をなす複数のpチャネル絶縁ゲート型電界効果トラン ジスタと、直列接続されたプルダウン素子をなす複数の nチャネル絶縁ゲート型電界効果トランジスタとを備 え、遅延同期ループ回路を構成する遅延回路に入力され るクロックと、遅延同期ループ回路を構成する遅延回路 から出力されるクロックと、遅延同期ループ回路を構成 する遅延回路の所定のノードに出力されるクロックとを 処理した複数のクロックにより複数のpチャネル絶縁ゲ ート型電界効果トランジスタ及び複数のnチャネル絶縁 ゲート型電界効果トランジスタのオン、オフを制御さ れ、第2のキャパシタの充放電を行う第2の位相比較器 兼チャージポンプ回路とを備えているというものであ る。

[0025]

【発明の実施の形態】以下、図1〜図35を参照して、本発明の第1実施形態〜第8実施形態について説明する。

【0026】第1実施形態・・図1〜図4 図1は本発明の第1実施形態の要部を示す回路図である。図1中、1はメインクロックMCが入力されるメインクロック入力端子、2はメインクロックMCを1周期 40 遅延してなる、メインクロックMCと同相のクロックQ Cを必要とする回路である。

【0027】また、3はクロックQCを必要とする回路 2に対してクロックQCを供給するクロック伝達回路で あり、4-1、4-2、・・・、4-mは遅延時間をT Aとするゲート回路(例えば、CMOSインバータ)で なる

【0028】また、6はメインクロックMCを遅延させる可変遅延回路であり、この可変遅延回路6は、例えば、図2又は図3に示すように構成される。

50 【0029】図2において、8は電源電圧VCCを供給

するVCC電源線、9-1、9-2、9-3、・・・9 -LはCMOSインバータであり、10-1、10-2、10-3、・・・10-LはpMOSトランジス 夕、11-1、11-2、11-3、···11-Lは nMOSトランジスタである。

・・12-Lはゲートに遅延時間制御電圧VCが印加さ れる可変抵抗素子として機能するpMOSトランジス タ、13-1、13-2、13-3、···13-Lは ゲートに遅延時間制御電圧VCZが印加される可変抵抗 素子として機能するnMOSトランジスタである。

【0031】また、図3において、15はVCC電源 線、16-1、16-2、16-3、・・・16-Lは CMOSインバータであり、17-1、17-2、17 -3、・・・17-LはpMOSトランジスタ、18-1, 18-2, 18-3, · · · 18-L th n MOSh ランジスタである。

【0032】また、19はゲートに遅延時間制御電圧V Cが印加される可変抵抗素子として機能するpMOSト ランジスタ、20はゲートに遅延時間制御電圧VCZが 20 印加される可変抵抗素子として機能するnMOSトラン ジスタである。

【0033】また、図1において、22は可変遅延回路 6の出力C6を遅延させる固定遅延回路であり、23-1, 23-2, $\cdot \cdot \cdot 23-m$, 23-(m+1), 2 3-nは遅延時間をTAとするゲート回路である。

【0034】また、25はメインクロックMCの位相と 固定遅延回路22の終段のゲート回路23-1の出力C 22Aの位相とを比較し、可変遅延回路6に遅延時間制 御電圧VC、VCZを供給し、固定遅延回路22の終段 のゲート回路23-1から出力されるクロックC22A の位相がメインクロックMCの位相に一致するように可 変遅延回路6を制御する位相比較器 (PC) である。

【0035】この例では、可変遅延回路6と、固定遅延 回路22と、位相比較器25とで、遅延同期ループ回路 (DLL回路)が構成されている。

【0036】また、固定遅延回路22のn-m段目のゲ ート回路 2 3 ー (m + 1) の出力端は、クロック伝達回 路3の初段のゲート回路4-mの入力端に接続され、固 定遅延回路22のn-m段目のゲート回路23-(m+ 1)から出力されるクロックC22Bがクロック伝達回 路3の初段のゲート回路4-mに供給されるように構成 されている。

【0037】図4は本発明の第1実施形態の動作を示す 波形図であり、図4(A)はメインクロックMC、図4 (B) は固定遅延回路22の終段のゲート回路23-1 から出力されるクロックC22A、図4(C)は固定遅 延回路22のn-m段目のゲート回路23- (m+1) から出力されるクロックC22B、図4(D)はクロッ ク伝達回路3から出力されるクロック出力QCを示して 50 とするゲート回路(例えば、CMOSインバータ)であ

いる。

【0038】即ち、本発明の第1実施形態においては、 固定遅延回路22の終段のゲート回路23-1から出力 されるクロックC22Aは、メインクロックMCと同相 となるように制御される。

18

【0039】したがって、固定遅延回路22のn-m段 目のゲート回路23-(m+1)から出力されるクロッ クC22Bは、固定遅延回路22の終段のゲート回路2 3-1から出力されるクロックC22Aよりもゲート回 10 路23-m~23-1の合計遅延時間Tmだけ位相の進 んだクロックとなる。

【0040】ここに、クロック伝達回路3のゲート回路 4-m~4-1の段数はm段であり、固定遅延回路22 のゲート回路23-m~23-1の段数もm段であるか ら、固定遅延回路22のn-m段目のゲート回路23-(m+1) から出力されるクロックC22Bは、クロッ ク伝達回路 3 により時間 T m の遅延を受け、クロック伝 達回路3から出力されるクロックQCはメインクロック MCと同相のクロックとなる。

【0041】したがって、本発明の第1実施形態によれ ば、メインクロックMCと同相のクロックQCを必要と する回路2に対して、プロセス条件や温度変化や電源電 圧の値に関わらず、メインクロックMCを遅延してな る、メインクロックMCと同相のクロックQCを供給す ることができる。

【0042】第2実施形態・・図5、図6 図5は本発明の第2実施形態の要部を示す回路図であ る。図5中、27はメインクロックMCが入力されるメ インクロック入力端子、28はメインクロックMCを遅 30 延してなる、メインクロックMCに対して180°位相 の遅れたクロックQC1及びメインクロックMCを遅延 してなる、メインクロックMCに対して270°位相の 遅れたクロックQC2を必要とする回路である。

【0043】また、29はクロックQC1、QC2を必 要とする回路28にクロックQC1を供給するクロック 伝達回路であり、30-1、30-2、・・・30-m 1は遅延時間をTAとするゲート回路(例えば、CMO Sインバータ)である。

【0044】また、31はクロックQC1、QC2を必 40 要とする回路28にクロックQC2を供給するクロック 伝達回路であり、32-1、32-2、・・・32-m 2は遅延時間をTAとするゲート回路(例えば、CMO Sインバータ)である。

【0045】また、34はメインクロックMCを遅延さ せる、例えば、図2又は図3に示すように構成される可 変遅延回路である。

【0046】また、35は可変遅延回路34から出力さ れるクロックC34を遅延させる固定遅延回路であり、 36-1、36-2、···36-nは遅延時間をTA る。

【0047】また、37は固定遅延回路35から出力されるクロックC35を遅延させる、可変遅延回路34と同一の回路構成とされた可変遅延回路である。

19

【0048】また、38は可変遅延回路37から出力されるクロックC37を遅延させる、固定遅延回路35と同一の回路構成とされた固定遅延回路であり、39-1、39-2、・・・39-m1、39-(m1+1)、・・・39-nは遅延時間をTAとするゲート回路である。

【0049】また、40は固定遅延回路38の終段のゲート回路39-1から出力されるクロックC38Aを遅延させる、可変遅延回路34と同一の回路構成とされた可変遅延回路である。

【0050】また、41は可変遅延回路40から出力されるクロックC40を遅延させる、固定遅延回路35と同一の回路構成とされた固定遅延回路であり、42-1、42-2、···42-m2、42-(m2+1)、···42-nは遅延時間をTAとするゲート回路である。

【0051】また、43は固定遅延回路41の終段のゲート回路42-1から出力されるクロックC41Aを遅延させる、可変遅延回路34と同一の回路構成とされた可変遅延回路である。

【0053】このように、本発明の第2実施形態においては、可変遅延回路34及び固定遅延回路35からなるユニット遅延回路と、可変遅延回路37及び固定遅延回路38からなるユニット遅延回路と、可変遅延回路40及び固定遅延回路41からなるユニット遅延回路と、可変遅延回路43及び固定遅延回路44からなるユニット遅延回路とを縦列接続して、メインクロックMCを遅延させる遅延回路が構成されている。

【0054】また、46はメインクロックMCの位相と固定遅延回路44の終段のゲート回路45-1から出力されるクロックC44の位相とを比較し、可変遅延回路34、37、40、43に対して遅延時間制御電圧VC、VCZを供給して、固定遅延回路44の終段のゲート回路45-1から出力されるクロックC44の位相がメインクロックMCの位相に一致するように可変遅延回路34、37、40、43を制御する位相比較器(PC)である。

【0055】この例では、可変遅延回路34と、固定遅延回路35と、可変遅延回路37と、固定遅延回路38と、可変遅延回路40と、固定遅延回路41と、可変遅延回路43と、固定遅延回路44と、位相比較器46と

で、遅延同期ループ回路が構成されている。

【0056】また、固定遅延回路38のn-m1段目のゲート回路39-(m1+1)の出力端は、クロック伝達回路29の初段のゲート回路30-m1の入力端に接続され、固定遅延回路38のn-m1段目のゲート回路39-(m1+1)から出力されるクロックC38Bがクロック伝達回路29の初段のゲート回路30-m1に供給されるように構成されている。

20

【0057】また、固定遅延回路41のn-m2段目の 10 ゲート回路42-(m2+1)の出力端は、クロック伝 達回路31の初段のゲート回路32-m2の入力端に接 続され、固定遅延回路41のn-m2段目のゲート回路 42-(m2+1)から出力されるクロックC41Bが クロック伝達回路31の初段のゲート回路32-m2に 供給されるように構成されている。

【0058】図6は本発明の第2実施形態の動作を示す 波形図であり、図6(A)はメインクロックMC、図6 (B)は固定遅延回路35から出力されるクロックC3 5を示している。

20 【0059】また、図6(C)は固定遅延回路38の終 段のゲート回路39-1から出力されるクロックC38 A、図6(D)は固定遅延回路38のn-m1段目のゲ ート回路39-(m1+1)から出力されるクロックC 38B、図6(E)はクロック伝達回路29から出力さ れるクロック出力QC1を示している。

【0060】また、図6(F)は固定遅延回路41の終 段のゲート回路42-1から出力されるクロックC41 A、図6(G)は固定遅延回路41のn-m2段目のゲ ート回路42-(m2+1)から出力されるクロックC 30 41B、図6(H)はクロック伝達回路31から出力さ れるクロックQC2、図6(I)は固定遅延回路44か ら出力されるクロックC44を示している。

【0061】本発明の第2実施形態においては、可変遅延回路34、37、40、43はそれぞれ同一の回路構成とされ、固定遅延回路35、38、41、44もそれぞれ同一の回路構成とされている。

【0062】したがって、固定遅延回路35から出力されるクロックC35、固定遅延回路38の終段のゲート回路39-1から出力されるクロックC38A及び固定遅延回路41の終段のゲート回路42-1から出力されるクロックC41Aは、それぞれ、メインクロックMCに対して90°、180°、270°位相の遅れたクロックとなり、固定遅延回路44から出力されるクロックC44は、メインクロックMCと同相のクロックとなるように制御される。

【0063】この結果、固定遅延回路38のn-m1段目のゲート回路39-(m1+1)から出力されるクロックC38Bは、固定遅延回路38の終段のゲート回路39-1から出力されるクロックC38Aよりも、ゲート回路39-m1~39-1の合計遅延時間Tm1だけ

50

位相の進んだクロックとなる。

【0064】ここに、クロック伝達回路290がート回路 $30-m1\sim30-1$ の段数はm1段であり、固定遅延回路380がート回路 $39-m1\sim39-1$ の段数もm1段であるから、クロック伝達回路29から出力されるクロックQC1は、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックとなる。

21

【0065】また、固定遅延回路410n-m2段目のゲート回路42-(m2+1)から出力されるクロック C41Bは、固定遅延回路410終段のゲート回路42-1から出力されるクロック C41Aよりも、ゲート回路 $42-m2\sim42-1$ の合計遅延時間 Tm2だけ位相の進んだクロックとなる。

【0066】ここに、クロック伝達回路31のゲート回路32-m2~32-1の段数はm2段であり、固定遅延回路41のゲート回路42-m2~42-1の段数もm2段であるから、クロック伝達回路31から出力されるクロックQC2は、メインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックとなる。

【0067】したがって、本発明の第2実施形態によれば、メインクロックMCを遅延してなる、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必電源電圧の値に関わらず、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を供給することができる。

【0068】第3実施形態・・図7、図8

図7は本発明の第3実施形態の要部を示す回路図である。図7中、48はメインクロックMCが入力されるメインクロック入力端子、49はメインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路である。

【0069】また、50はクロックQC1、QC2を必要とする回路49にクロックQC1を供給するクロック 伝達回路であり、51-1、51-2、・・・51-m1は遅延時間をTAとするゲート回路である。

【0070】また、52はクロックQC1、QC2を必要とする回路49にクロックQC2を供給するクロック 伝達回路であり、53-1、53-2、・・・53-m2は遅延時間をTAとするゲート回路である。

【0071】また、55はメインクロックMCを遅延させる、例えば、遅延時間をTLとするゲート回路をL段 50

接続してなる、例えば、図2又は図3に示すように構成される可変遅延回路である。

【0072】また、56は可変遅延回路55から出力されるクロックC55を遅延させる固定遅延回路であり、57-1、57-2、・・・57-p1、57-(p1+1)、・・・57-nは遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0074】また、59は可変遅延回路58から出力されるクロック C58を遅延させる、固定遅延回路56と同一の回路構成とされた固定遅延回路であり、60-1、60-2、···60-p2、60-(p2+1)、···60-nは遅延時間をTAとするゲート回路である。

【0075】また、61は固定遅延回路59の終段のゲート回路60-1から出力されるクロックC59Aを遅 の 延させる、可変遅延回路55と同一の回路構成とされた 可変遅延回路である。

【0076】また、62は可変遅延回路61から出力されるクロックC61を遅延させる、固定遅延回路56と同一の回路構成とされた固定遅延回路であり、63-1、<math>63-2、・・・63-nは遅延時間をTAとするゲート回路である。

【0077】また、64は固定遅延回路62から出力されるクロックC62を遅延させる、可変遅延回路55と同一の回路構成とされた可変遅延回路である。

0 【0078】また、65は可変遅延回路64から出力されるクロックC64を遅延させる、固定遅延回路56と同一の回路構成とされた固定遅延回路であり、66-1、66-2、・・・66-nは遅延時間をTAとするゲート回路である。

【0079】このように、本発明の第3実施形態においては、可変遅延回路55及び固定遅延回路56からなるユニット遅延回路と、可変遅延回路58及び固定遅延回路59からなるユニット遅延回路と、可変遅延回路61及び固定遅延回路62からなるユニット遅延回路と、可変遅延回路64及び固定遅延回路65からなるユニット遅延回路とを縦列接続して、メインクロックMCを遅延させる遅延回路が構成されている。

【0080】また、67はメインクロックMCの位相と固定遅延回路65の出力C65の位相とを比較し、可変遅延回路55、58、61、64に対して遅延時間制御電圧VC、VCZを供給して、固定遅延回路65の出力C65の位相がメインクロックMCの位相に一致するように可変遅延回路55、58、61、64を制御する位相比較器(PC)である。

7 【0081】この例では、可変遅延回路55と、固定遅

(13)

延回路56と、可変遅延回路58と、固定遅延回路59 と、可変遅延回路61と、固定遅延回路62と、可変遅 延回路64と、固定遅延回路65と、位相比較器67と で、遅延同期ループ回路が構成されている。

【0082】また、68は固定遅延回路であり、69-1、69-2、・・・69-k1は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。但し、k1は、(TL/TA)L+n+p1-m1である。

【0083】また、70は固定遅延回路であり、71-1、72-2、・・・73-k2は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。但し、k2は、(TL/TA) L+n+p2-m2である。

【0084】図8は本発明の第3実施形態の動作を示す 波形図であり、図8(A)はメインクロックMC、図8(B)は固定遅延回路56の終段のゲート回路57-1 から出力されるクロックC56A、図8(C)は固定遅延回路56のn-p1段目のゲート回路57-(p1+1)から出力されるクロックC56B、図8(D)は固定遅延回路68から出力されるクロックC68、図8(E)はクロック伝達回路50から出力されるクロックQC1を示している。

【0085】また、図8(F)は固定遅延回路59の終段のゲート回路60-1から出力されるクロックC59A、図8(G)は固定遅延回路59のn-p2段目のゲート回路60-(p2+1)から出力されるクロックC59B、図8(H)は固定遅延回路70から出力されるクロックC70、図8(I)はクロック伝達回路52から出力されるクロックQC2、図8(J)は固定遅延回路65から出力されるクロックC62、図8(K)は固定遅延回路65から出力されるクロックC65を示している。

【0086】本発明の第3実施形態においては、可変遅延回路55、58、61、64はそれぞれ同一の回路構成とされ、固定遅延回路56、59、62、65もそれぞれ同一の回路構成とされている。

【0087】したがって、、固定遅延回路560終段のゲート回路57-1から出力されるクロック C56A、固定遅延回路590終段のゲート回路60-1から出力されるクロック C59A、固定遅延回路62から出力されるクロック C62は、それぞれ、メインクロック MC に対して 90° 、 180° 、 270° 位相の遅れたクロックとなり、固定遅延回路65から出力されるクロック C65は、メインクロック MC と同相のクロックとなるように制御される。

【0088】ここに、固定遅延回路68のゲート回路数 k1は、(TL/TA) L+n+p1-m1とされているので、固定遅延回路68から出力されるクロックC68は、固定遅延回路59の終段のゲート回路60-1か

ら出力されるクロック C 5 9 A よりもゲート回路 6 0 ー $m1\sim68-1$ の合計遅延時間 Tm1 だけ位相の進んだクロックとなり、クロック伝達回路 5 0 から出力されるクロック Q C 1 はメインクロック M C 対して 180° だけ位相の遅れたクロックとなる。

【0089】また、固定遅延回路70のゲート回路数k 2t, (TL/TA)L+n+p2-m2 tので、固定遅延回路70から出力されるクロックC70 は、固定遅延回路62から出力されるクロックC62よ 10 りも、ゲート回路60-m2~68-1の合計遅延時間 Tm2だけ位相の進んだクロックとなり、クロック伝達 回路52から出力されるクロックQC2はメインクロッ クMCに対して270°位相の遅れたクロックとなる。 【0090】したがって、本発明の第3実施形態によれ ば、メインクロックMCを遅延してなる、メインクロッ クMCに対して180°位相の遅れたクロックQC1及 びメインクロックMCを遅延してなる、メインクロック MCに対して270°位相の遅れたクロックQC2を必 要とする回路49に対して、プロセス条件や温度変化や 電源電圧の値に関わらず、メインクロックMCを遅延し てなる、メインクロックMCに対して180°位相の遅 れたクロックQC1及びメインクロックMCを遅延して なる、メインクロックMCに対して270°位相の遅れ たクロックQC2を供給することができる。

【0091】第4実施形態・・図9、図10 図9は本発明の第4実施形態の要部を示す回路図である。図9中、73はメインクロックMCが入力されるメインクロック入力端子、74はメインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路である。

【0092】また、75はクロックQC1、QC2を必要とする回路74にクロックQC1を供給するクロック 伝達回路であり、76-1、76-2、・・・76-m 1は遅延時間をTAとするゲート回路(例えば、CMO Sインバータ)である。

【0093】また、77はクロックQC1、QC2を必要とする回路74にクロックQC2を供給するクロック 伝達回路であり、78-1、78-2、・・・78-m 2は遅延時間をTAとするゲート回路(例えば、CMO Sインバータ)である。

【0094】また、80はメインクロックMCを遅延させる固定遅延回路であり、81-1、81-2、・・・81-k1は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0095】また、82は固定遅延回路80から出力されるクロックC80を遅延させる、遅延時間をTLとするゲート回路をL段接続してなる、例えば、図2又は図3に示すように構成される可変遅延回路である。

【0097】また、85は固定遅延回路83から出力されるクロックC83Aを遅延させる、可変遅延回路82と同一の回路構成とされた可変遅延回路である。

【0098】また、86は可変遅延回路85から出力されるクロックC85を遅延させる、固定遅延回路83と同一の回路構成とされた固定遅延回路であり、87-1、87-2、・・・87-p2、87-(p2+1)、・・・87-nは遅延時間をTAとするゲート回路である。

【0099】また、88は固定遅延回路86から出力されるクロックC86Aを遅延させる、可変遅延回路82と同一の回路構成とされた可変遅延回路である。

【0100】また、89は可変遅延回路88から出力されるクロックC88を遅延させる、固定遅延回路83と同一の回路構成とされた固定遅延回路であり、90-1、90-2、・・・90-nは遅延時間をTAとするゲート回路である。

【0101】また、91は固定遅延回路89から出力されるクロックC89を遅延させる、可変遅延回路82と同一の回路構成とされた可変遅延回路である。

【0102】また、92は可変遅延回路91から出力されるクロックC91を遅延させる、固定遅延回路83と同一の回路構成とされた固定遅延回路であり、93-1、93-2、・・・93-nは遅延時間をTAとするゲート回路である。

【0103】このように、本発明の第4実施形態においては、固定遅延回路80と、可変遅延回路82及び固定遅延回路83からなるユニット遅延回路と、可変遅延回路85及び固定遅延回路86からなるユニット遅延回路と、可変遅延回路88次で固定遅延回路89からなるユニット遅延回路と、可変遅延回路871及び固定遅延回路92からなるユニット遅延回路とで、メインクロックMCを遅延する遅延回路が構成されている。

【0104】また、94は固定遅延回路80から出力されるクロックC80の位相と固定遅延回路92から出力されるクロックC92の位相とを比較し、可変遅延回路82、85、88、91に遅延時間制御電圧VC、VC2を供給して、固定遅延回路92から出力されるクロックC92の位相が固定遅延回路80から出力されるクロックC80の位相に一致するように可変遅延回路82、85、88、91を制御する位相比較器(PC)である。

【0105】この例では、可変遅延回路82と、固定遅 C86A、固定遅延回路89から出力されるクロックC 延回路83と、可変遅延回路85と、固定遅延回路86 89は、それぞれ、固定遅延回路80から出力されるク と、可変遅延回路88と、固定遅延回路89と、可変遅 50 ロックC80に対して90°、180°、270°位相

26 延回路91と、固定遅延回路92と、位相比較器94と で、遅延同期ループ回路が構成されている。

【0106】また、95は固定遅延回路86のn-p2 段目のゲート回路87-(p2+1) から出力されるクロックC86Bを遅延する固定遅延回路であり、96-1、96-2、・・96-(k2-k1) は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。なお、k1は(TL/TA)L+n+p1-m1であり、k2は(TL/TA)L+n+p2-m2である。

【0107】ここに、固定遅延回路830n-p1段目のゲート回路84-(p1+1)の出力端は、クロック伝達回路750の初段のゲート回路76-m1の入力端に接続されている。

【0108】また、固定遅延回路86のn-p2段目のゲート回路87-(p2+1)の出力端は、固定遅延回路95の初段のゲート回路96-(k2-k1)の入力端に接続され、固定遅延回路95の終段のゲート回路96-1の出力端は、クロック伝達回路77の初段のゲート回路78-m2の入力端に接続されている。

【0109】図10は本発明の第4実施形態の動作を示す波形図であり、図10(A)はメインクロックMC、図10(B)は固定遅延回路80から出力されるクロックC80を示している。

【0110】また、図10(C)は固定遅延回路83の 終段のゲート回路84-1から出力されるクロックC8 3A、図10(D)は固定遅延回路83のn-p1段目 のゲート回路84-(p1+1)から出力されるクロッ クC83B、図10(E)はクロック伝達回路75から 30 出力されるクロック出力QC1を示している。

【0111】また、図10(F)は固定遅延回路860終段のゲート回路87-1から出力されるクロックC86A、図10(G)は固定遅延回路860n-p2段目のゲート回路87-(p2+1)から出力されるクロックC86B、図10(H)は固定遅延回路95から出力されるクロックC95、図10(I)はクロック伝達回路77から出力されるクロックQC2を示している。

【0112】また、図10(J)は固定遅延回路89から出力されるクロックC89、図10(K)は固定遅延40 回路92から出力されるクロックC92を示している。

【0113】本発明の第4実施形態においては、可変遅延回路82、85、88、91はそれぞれ同一の回路構成とされ、固定遅延回路83、86、89、92もそれぞれ同一の回路構成とされている。

【0114】したがって、固定遅延回路83のゲート回路84-1から出力されるクロックC83A、固定遅延回路86のゲート回路87-1から出力されるクロックC86A、固定遅延回路89から出力されるクロックC89は、それぞれ、固定遅延回路80から出力されるクロックC80に対して90°180°270°位相

の遅れたクロックとなり、固定遅延回路92から出力されるクロックC92は、固定遅延回路80から出力されるクロックC80に対して同相のクロックとなるように制御される。

【0115】ここに、固定遅延回路80のゲート回路数 k 1 は、(TL/TA) L + n + p 1 - m 1 とされているので、固定遅延回路83のn - p 1 段目のゲート回路84-(p1+1) から出力されるクロックC83B は、固定遅延回路86の終段のゲート回路87-1から出力されるクロックC86Aよりも、クロック伝達回路75の遅延時間Tm1だけ位相の進んだクロック伝達回路75の遅延時間Tm1だけ位相の進んだクロックとなり、クロック伝達回路75から出力されるクロックQC1はメインクロックMC対して180°だけ位相の遅れたクロックとなる。

【0116】また、固定遅延回路95のゲート回路数k2-k1は、(TL/TA)L+n+p2-m2-k1とされているので、固定遅延回路95から出力されるクロックC95は、固定遅延回路80の遅延時間Tk1と、クロック伝達回路77の遅延時間Tm2とを合計した遅延時間Tk1+Tm2だけ位相の進んだクロックとなり、クロック伝達回路77から出力されるクロックQC2はメインクロックMCに対して270°位相の遅れたクロックとなる。

【0117】したがって、本発明の第4実施形態によれば、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路74に対して、プロセス条件や温度変化や電源電圧の値に関わらず、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を供給することができる。

【0118】第5実施形態・・図11、図12 図11は本発明の第5実施形態の要部を示す回路図である。図11中、98はメインクロックMCが入力されるメインクロック入力端子、99はメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックMCAが入力されるクロック入力端子。

【0119】また、100はメインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路である。

【0120】また、101はクロックQC1、QC2を 必要とする回路100にクロックQC1を供給するクロ ック伝達回路であり、102-1、102-2、・・・ 102-m1は遅延時間をTAとするゲート回路(例え 50

ば、CMOSインバータ)である。

【0121】また、103はクロックQC1、QC2を必要とする回路100にクロックQC2を供給するクロック伝達回路であり、104-1、104-2、・・・104-m2は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

28

【0122】また、106はメインクロックMCを遅延させる、遅延時間をTLとするゲート回路をL段接続してなる、例えば、図2又は図3に示すように構成される10 可変遅延回路である。

【0123】また、107は可変遅延回路106から出力されるクロックC106を遅延させる固定遅延回路であり、108-1、108-2、・・・108-nは遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0124】また、109は固定遅延回路107から出力されるクロックC107を遅延させる、可変遅延回路106と同一の回路構成とされた可変遅延回路である。

【0125】また、110は可変遅延回路109から出20 力されるクロックC109を遅延させる、固定遅延回路107と同一回路構成とされた固定遅延回路であり、111-1、111-2、・・・111-m1、111-(m1+1)、・・・111-nは遅延時間をTAとするゲート回路である。

【0126】また、112は固定遅延回路110の終段のゲート回路111-1から出力されるクロックC110Aを遅延させる、可変遅延回路106と同一の回路構成とされた可変遅延回路である。

【0127】また、113は可変遅延回路112から出 30 力されるクロックC112を遅延させる、固定遅延回路 107と同一の回路構成とされた固定遅延回路であり、 114-1、114-2、・・・114-m2、114 - (m2+1)、・・・114-nは遅延時間をTAと するゲート回路である。

【0128】このように、本発明の第5実施形態においては、可変遅延回路106及び固定遅延回路107からなるユニット遅延回路と、可変遅延回路109及び固定遅延回路110からなるユニット遅延回路と、可変遅延回路112及び固定遅延回路113からなるユニット遅延回路とで、メインクロックMCを遅延する遅延回路が構成されている。

【0129】また、115はクロックMCAの位相と固定遅延回路113の終段のゲート回路114-1から出力されるクロックC113Aの位相とを比較し、可変遅延回路106、109、112に対して遅延時間制御電圧VC、VCZを供給し、固定遅延回路113の終段のゲート回路114-1から出力されるクロックC113Aの位相がクロックMCAの位相に一致するように可変遅延回路106、109、112の遅延時間を制御する位相比較器(PC)である。

【0130】この例では、可変遅延回路106と、固定遅延回路107と、可変遅延回路109と、固定遅延回路110と、可変遅延回路112と、固定遅延回路113と、位相比較器115とで、遅延同期ループ回路が構成されている。

【0131】また、固定遅延回路110のn-m1段目のゲート回路111-(m1+1)の出力端は、クロック伝達回路101の初段のゲート回路102-m1の入力端に接続され、固定遅延回路110のn-m1段目のゲート回路111-(m1+1)から出力されるクロックC110Bがクロック伝達回路101のゲート回路102-m1に供給されるように構成されている。

【0132】また、固定遅延回路113のn-m2段目のゲート回路114-(m2+1)の出力端は、クロック伝達回路103の初段のゲート回路104-m2の入力端に接続され、固定遅延回路113のn-m2段目のゲート回路114-(m2+1)から出力されるクロックC113Bがクロック伝達回路103のゲート回路104-m2に供給されるように構成されている。

【0133】図12は本発明の第5実施形態の動作を示す波形図であり、図12(A)はメインクロックMC、図12(B)はクロックMCA、図12(C)は固定遅延回路107から出力されるクロックC107を示している。

【0134】また、図12(D)は固定遅延回路110 の終段のゲート回路111-1から出力されるクロック C110A、図12(E)は固定遅延回路1100n-1 m1段目のゲート回路111-(m1+1) から出力されるクロック C110B、図12(F)はクロック G達回路101 から出力されるクロック QC 1 を示している。

【0135】また、図12(G)は固定遅延回路113 の終段のゲート回路114-1から出力されるクロック C113A、図12(H)は固定遅延回路1130n-m2段目のゲート回路114-(m2+1) から出力されるクロック C113B、図12(I)はクロック 伝達回路103 から出力されるクロック QC 2 を示している。

【0136】本発明の第5実施形態においては、可変遅延回路106、109、112はそれぞれ同一の回路構成とされ、固定遅延回路107、110、112もそれぞれ同一の回路構成とされている。

【0137】したがって、固定遅延回路107から出力されるクロックC107、固定遅延回路110の終段のゲート回路111-1から出力されるクロックC110A、固定遅延回路113の終段のゲート回路114-1から出力されるクロックC113Aは、それぞれ、メインクロックMCに対して90°、180°、270°位相の遅れたクロックとなるように制御される。

【0138】この結果、固定遅延回路110のn-m1

30

【0139】ここに、クロック伝達回路101のゲート 回路102-m1~102-1の段数はm1段であり、 固定遅延回路110のゲート回路111-m1~111 -1の段数もm1段であるから、クロック伝達回路10 10 1から出力されるクロックQC1はメインクロックMC 対して180°位相の遅れたクロックとなる。

【0140】また、固定遅延回路1130n-m2段目のゲート回路114-(m2+1)から出力されるクロックC113Bは、固定遅延回路1130終段のゲート回路114-1から出力されるクロックC113Aよりもゲート回路 $114-m2\sim114-1$ の合計遅延時間114-m2だけ位相の進んだクロックとなる。

【0141】ここに、クロック伝達回路103のゲート回路104-m2~104-1の段数はm2段であり、固定遅延回路113のゲート回路114-m2~114-1の段数もm2段であるから、クロック伝達回路103から出力されるクロックQC2はメインクロックMCに対して270°位相の遅れたクロックとなる。

【0142】したがって、本発明の第5実施形態によれば、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路100に対して、プロセス条件や温度変化のでである、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を供給することができる。

【0143】第6実施形態・・図13、図14 図13は本発明の第6実施形態の要部を示す回路図である。図13中、117はメインクロックMCが入力されるメインクロック入力端子、118はメインクロックMCを遅延してなる、メインクロックMCに対して270 0 位相の遅れたクロックMCAが入力されるクロック入力端子である。

【0144】また、119はメインクロックMCを遅延してなる、メインクロックMCに対して 180° 位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して 270° 位相の遅れたクロックQC2を必要とする回路である。

【0145】また、120はクロックQC1、QC2を 必要とする回路119にクロックQC1を供給するクロ ック伝達回路であり、121-1、121-2、・・・ 50 121-m1は遅延時間をTAとするゲート回路(例え (17)

ば、CMOSインバータ)である。

【0146】また、122はクロックQC1、QC2を必要とする回路119にクロックQC2を供給するクロック伝達回路であり、123-1、123-2、・・・123-m2は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0147】また、125はメインクロックMCを遅延させる、遅延時間をTLとするゲート回路をL段接続してなる、例えば、図2又は図3に示すように構成される可変遅延回路である。

【0148】また、126は可変遅延回路125から出力されるクロックC125を遅延させる固定遅延回路であり、127-1、127-2、···127-p1、127-(p1+1)、···127-nは遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0149】また、128は固定遅延回路126の終段のゲート回路127-1から出力されるクロックC126Aを遅延させる、可変遅延回路125と同一の回路構成とされた可変遅延回路である。

【0150】また、129は可変遅延回路128から出力されるクロックC128を遅延させる、固定遅延回路126と同一の回路構成とされた固定遅延回路であり、130-1、130-2、・・・130-p2、130-(p2+1)、・・・130-nは遅延時間をTAとするゲート回路である。

【0151】また、131は固定遅延回路129の終段のゲート回路130-1から出力されるクロックC129Aを遅延させる、可変遅延回路125と同一の回路構成とされた可変遅延回路である。

【0152】また、132は可変遅延回路131から出力される0ロック0131を遅延させる、固定遅延回路126と同一の回路構成とされた固定遅延回路であり、133-1、133-2、・・・133-nは遅延時間を0000をするゲート回路である。

【0153】このように、本発明の第6実施形態においては、可変遅延回路125及び固定遅延回路126からなるユニット遅延回路と、可変遅延回路128及び固定遅延回路129からなるユニット遅延回路と、可変遅延回路131及び固定遅延回路132からなるユニット遅延回路とで、メインクロックMCを遅延する遅延回路が構成されている。

【0154】また、134はクロックMCAの位相と固定遅延回路132から出力されるクロックC132の位相とを比較し、可変遅延回路125、128、131に遅延時間制御電圧VC、VCZを供給して、固定遅延回路132から出力されるクロックC132の位相がクロックMCAの位相に一致するように可変遅延回路125、128、131を制御する位相比較器(PC)である。

32

【0155】この例では、可変遅延回路125と、固定遅延回路126と、可変遅延回路128と、固定遅延回路129と、可変遅延回路131と、固定遅延回路13 2と、位相比較器134とで、遅延同期ループ回路が構成されている。

【0156】また、135は固定遅延回路126のゲート回路127-(p1+1)の出力C126Bを遅延させる固定遅延回路であり、136-1、136-2、・・・136-k1は遅延時間をTAとするゲート回路で10 ある。但し、k1は、(TL/TA) L+n+p1-m1である。

【0157】また、137は固定遅延回路129のゲート回路130-(p2+1)の出力C129Bを遅延させる固定遅延回路であり、138-1、138-2、・・・138-k2は遅延時間をTAとするゲート回路である。但し、k2は、(TL/TA) L+n+p2-m2である。

【0158】また、固定遅延回路126のn-p1段目のゲート回路127-(p1+1)の出力端は固定遅延20 回路135の初段のゲート回路136-k1の入力端に接続され、固定遅延回路135の終段のゲート回路136-1の出力端はクロック伝達回路120の初段のゲート回路121-m1の入力端に接続されている。

【0159】また、固定遅延回路129のn-p2段目のゲート回路130-(p2+1)の出力端は固定遅延回路137の初段のゲート回路138-k2の入力端に接続され、固定遅延回路137の終段のゲート回路138-1の出力端はクロック伝達回路122の初段のゲート回路123-m2の入力端に接続されている。

30 【0160】図14は本発明の第6実施形態の動作を示す波形図であり、図14(A)はメインクロックMC、図14(B)はクロックMCAを示している。

【0161】また、図14(C)は固定遅延回路126の終段のゲート回路127-1から出力されるクロックC126A、図14(D)は固定遅延回路126のn-p1段目のゲート回路127-(p1+1)から出力されるクロックC126B、図14(E)は固定遅延回路135から出力されるクロックC135、図14(F)はクロック伝達回路120から出力されるクロックQC1を示している。

【0162】また、図14(G)は固定遅延回路129の終段のゲート回路130-1から出力されるクロック C129A、図14(H)は固定遅延回路1290n-p2段目のゲート回路130-(p2+1)から出力されるクロック C129B、図14(I)は固定遅延回路 137から出力されるクロック C137、図14(J)はクロック 伝達回路122から出力されるクロック Q C2、図14(K)は固定遅延回路132から出力されるクロック C132を示している。

50 【0163】本発明の第6実施形態においては、可変遅

延回路125、128、131はそれぞれ同一の回路構成とされ、固定遅延回路126、129、132もそれぞれ同一の回路構成とされている。

【0164】したがって、固定遅延回路126の終段のゲート回路127-1から出力されるクロックC126A、固定遅延回路129の終段のゲート回路130-1から出力されるクロックC129A、固定遅延回路132から出力されるクロックC132は、それぞれ、メインクロックMCに対して90°、180°、270°だけ遅れたクロックとなるように制御される。

【0165】ここに、固定遅延回路135のゲート回路数k1は、(TL/TA) L+n+p1-m1とされているので、固定遅延回路135から出力されるクロックC135は、固定遅延回路129の終段のゲート回路130-1から出力されるクロックC129Aよりもクロック伝達回路120のゲート回路121-m1~121-1の合計遅延時間Tm1だけ位相の進んだクロックとなり、クロック伝達回路120から出力されるクロックQC1はメインクロックMC対して180°位相の遅れたクロックとなる。

【0166】また、固定遅延回路137のゲート回路数 k 2 は、(TL/TA)L+n+p2-m2とされているので、固定遅延回路137から出力されるクロックC 137は、固定遅延回路132から出力されるクロック C 132よりもクロック伝達回路122のゲート回路123-m2~123-1の合計遅延時間Tm2だけ位相の進んだクロックとなり、クロック伝達回路122から出力されるクロックQC2はメインクロックMCに対して270°位相の遅れたクロックとなる。

【0167】したがって、本発明の第6実施形態によれば、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路119に対して、プロセス条件や温度変化や電源電圧の値に関わらず、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を供給することができる。

【0168】第7実施形態・・図15、図16 図15は本発明の第7実施形態の要部を示す回路図である。図15中、140はメインクロックMCが入力されるメインクロック入力端子、141はメインクロックMCを遅延してなる、メインクロックMCに対して270 位相の遅れたクロックMCAが入力されるクロック入力端子である。

【0169】また、142はメインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延し

てなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路である。

34

【0170】また、143はクロックQC1、QC2を必要とする回路142にクロックQC1を供給するクロック伝達回路であり、144-1、144-2、・・・144-m1は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0171】また、145はクロックQC1、QC2を 必要とする回路142にクロックQC2を供給するクロ 10 ック伝達回路であり、146-1、146-2、・・・ 146-m2は遅延時間をTAとするゲート回路(例え ば、CMOSインパータ)である。

【0172】また、148はメインクロックMCを遅延させる固定遅延回路であり、149-1、149-2、149-k1は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0173】また、150はクロックMCAを遅延させる固定遅延回路であり、151-1、151-2、15 1-k1は遅延時間をTAとするゲート回路(例えば、 20 CMOSインバータ)である。

【0174】また、152は固定遅延回路148から出力されるクロックC148を遅延させる、遅延時間をTLとするゲート回路をL段接続してなる、例えば、図2又は図3に示すように構成される可変遅延回路である。

【0175】また、153は可変遅延回路152から出力されるクロックC152を遅延させる固定遅延回路であり、154-1、154-2、···154-p1、154-(p1+1)、···154-nは遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。

【0176】また、155は固定遅延回路153の終段のゲート回路154-1から出力されるクロックC153Aを遅延させる、可変遅延回路152と同一の回路構成とされた可変遅延回路である。

【0177】また、156は可変遅延回路155から出力されるクロックC155を遅延させる、固定遅延回路153と同一の回路構成とされた固定遅延回路であり、157-1、157-2、・・・157-p2、157-(p2+1)、・・・157-nは遅延時間をTAと40 するゲート回路である。

【0178】また、158は固定遅延回路156の終段のゲート回路157-1から出力されるクロックC156Aを遅延させる、可変遅延回路152と同一の回路構成とされた可変遅延回路である。

【0179】また、159は可変遅延回路158から出力される0ロック0158を遅延させる、固定遅延回路153と同一の回路構成とされた固定遅延回路であり、160-1、160-2、···160-nは遅延時間を0000円の日路である。

50 【0180】このように、本発明の第7実施形態におい

ては、固定遅延回路148と、可変遅延回路152及び固定遅延回路153からなるユニット遅延回路と、可変遅延回路155及び固定遅延回路156からなるユニット遅延回路と、可変遅延回路158及び固定遅延回路159からなるユニット遅延回路とで、メインクロックM

Cを遅延する遅延回路が構成されている。

35

【0181】また、161は固定遅延回路150から出力されるクロックC150の位相と固定遅延回路159から出力されるクロックC159の位相とを比較し、可変遅延回路152、155、158に遅延時間制御電圧VC、VC2を供給して、固定遅延回路159から出力されるクロックC150の位相に一致するように可変遅延回路152、155、158を制御する位相比較器(PC)である。

【0182】この例では、可変遅延回路152と、固定遅延回路153と、可変遅延回路155と、固定遅延回路156と、可変遅延回路158と、固定遅延回路159と、位相比較器161とで、遅延同期ループ回路が構成されている。

【0183】また、162は固定遅延回路156のn-p2段目のゲート回路157-(p2+1)の出力C156Bを遅延させる固定遅延回路であり、163-1、163-2、・・163-(k2-k1)は遅延時間をTAとするゲート回路(例えば、CMOSインバータ)である。但し、k1は(TL/TA)L+n+p1-m1であり、k2は(TL/TA)L+n+p2-m2である。

【0184】図16は本発明の第7実施形態の動作を示す波形図であり、図16(A)はメインクロックMC、図16(B)は固定遅延回路148から出力されるクロックC148、図16(C)はクロックMCA、図16(D)は固定遅延回路150から出力されるクロックC150を示している。

【0185】また、図16(E)は固定遅延回路153の終段のゲート回路154-1から出力されるクロック C153A、図16(F)は固定遅延回路1530n-p1段目のゲート回路154-(p1+1)から出力されるクロック C153B、図16(G)はクロック 伝達回路143から出力されるQC1を示している。

【0186】また、図16(H)は固定遅延回路156 の終段のゲート回路157-1から出力されるクロック C156A、図16(I)は固定遅延回路156のn-p2段目のゲート回路152-(p2+1) から出力されるクロック C156B、図16(J)は固定遅延回路162から出力されるクロック C162、図16(K)はクロック 伝達回路145 から出力されるクロック Q C2、図16(L)は固定遅延回路159 から出力されるクロック C159 を示している。

【0187】本発明の第7実施形態においては、可変遅

延回路152、155、158はそれぞれ同一の回路構成とされ、固定遅延回路153、156、159もそれぞれ同一の回路構成とされている。

【0188】したがって、固定遅延回路153の終段のゲート回路154-1から出力されるクロックC153A、固定遅延回路156の終段のゲート回路157-1から出力されるクロックC156A、固定遅延回路159から出力されるクロックC159は、それぞれ、固定遅延回路148から出力されるクロックC148に対して90°、180°、270°位相の遅れたクロックとなるように制御される。

【0189】ここに、固定遅延回路148のゲート回路数k1は、(TL/TA) L+n+p1-m1とされているので、固定遅延回路153のn-p1段目のゲート回路154-(p1+1)から出力されるクロックC153Bは、固定遅延回路156の終段のゲート回路157-1から出力されるクロックC156Aよりも、固定遅延回路148の遅延時間Tk1と、クロック伝達回路143遅延時間Tm1とを合計した遅延時間Tk1+Tm1だけ位相の進んだクロックとなり、クロック伝達回路143から出力されるクロックQC1はメインクロックMC対して180°だけ位相の遅れたクロックとなる。

【0190】また、固定遅延回路162のゲート回路数 k2-k1は、(TL/TA) L+n+p2-m2-k 1とされているので、固定遅延回路162から出力されるクロックC162は、固定遅延回路159から出力されるクロックC159よりも、固定遅延回路148の遅延時間Tk1と、クロック伝達回路145の遅延時間Tm2とを合計した遅延時間Tk1+Tm2だけ位相の進んだクロックとなり、クロック伝達回路145から出力されるクロックQC2はメインクロックMCに対して270°位相の遅れたクロックとなる。

【0191】したがって、本発明の第7実施形態によれば、メインクロックMCを遅延してなる、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を必要とする回路142に対して、プロセス条件や温度変化40 や電源電圧の値に関わらず、メインクロックMCを遅延してなる、メインクロックMCに対して180°位相の遅れたクロックQC1及びメインクロックMCを遅延してなる、メインクロックMCに対して270°位相の遅れたクロックQC2を供給することができる。

【0192】第8実施形態・・図17〜図35 図17は本発明の第8実施形態の要部を示す回路図である。図17中、165はメインクロックMCが入力されるメインクロック入力端子、166はメインクロックMCを遅延させる可変遅延回路、167は可変遅延回路166から出力されるクロックC166を遅延させる固定

遅延回路であり、これら可変遅延回路166及び固定遅延回路167は、図18に示すように構成されている。

【0193】図18中、168~173は遅延時間を可変とする可変遅延インバータ、174、175は遅延時間を固定とするインバータであり、可変遅延インバータ168~173は図19に示すように構成され、インバータ174、175は図20に示すように構成されている。

【0194】図19において、176はVCC電源線、177、178はpMOSトランジスタ、179、18 0はnMOSトランジスタであり、図20において、1 81はVCC電源線、182はpMOSトランジスタ、 183はnMOSトランジスタである。

【0195】また、図17において、184は固定遅延回路167から出力されるクロックC167を遅延させる可変遅延回路、185は可変遅延回路184から出力されるC184を遅延させる固定遅延回路である。

【0196】また、186は固定遅延回路185から出力されるクロックC185を遅延させる可変遅延回路、187は可変遅延回路186から出力されるC186を遅延させる固定遅延回路である。

【0197】図21は可変遅延回路184、186及び固定遅延回路185、187の構成を示す回路図であり、図21中、188~191は図19に示すように構成される可変遅延インバータ、192~199は図20に示すように構成されるインバータである。

【0198】また、図17において、200は固定遅延回路187から出力されるクロックC187を遅延させる可変遅延回路、201は可変遅延回路200から出力されるC200を遅延させる固定遅延回路である。

【0199】また、202は固定遅延回路201から出力されるクロックC201を遅延させる可変遅延回路、203は可変遅延回路202から出力されるC202を遅延させる固定遅延回路である。

【0200】図22は可変遅延回路200、202及び固定遅延回路201、203の構成を示す回路図であり、図22中、204~207は図19に示すように構成される可変遅延インバータ、208~215は図20に示すように構成されるインバータである。

【0201】また、図17において、216は固定遅延回路203から出力されるクロックC203を遅延させる可変遅延回路、217は可変遅延回路216から出力されるC216を遅延させる固定遅延回路である。

【0202】また、218は固定遅延回路217から出力されるクロックC217を遅延させる可変遅延回路、219は可変遅延回路218から出力されるC218を遅延させる固定遅延回路である。

【0203】図23は可変遅延回路216、218及び 固定遅延回路217、219の構成を示す回路図であ り、図23中、220~223は図19に示すように構 成される可変遅延インバータ、224~231は図20 に示すように構成されるインバータである。

【0204】また、図17において、232は固定遅延回路219から出力されるクロックC219を遅延させる可変遅延回路、233は可変遅延回路232から出力されるC232を遅延させる固定遅延回路である。

【0205】また、234は固定遅延回路233から出力されるクロックC233を遅延させる可変遅延回路、235は可変遅延回路234から出力されるC234を 10 遅延させる固定遅延回路である。

【0206】図24は可変遅延回路232、234及び固定遅延回路233、235の構成を示す回路図であり、図24中、236~239は図19に示すように構成される可変遅延インバータ、240~247は図20に示すように構成されるインバータである。

【0208】また、図17において、249は固定遅延回路167から出力されるクロックC167を遅延して後述する位相比較器兼チャージポンプ回路を駆動するクロックを生成する固定遅延回路である。

【0209】また、250は固定遅延回路187から出力されるクロックC187を遅延して後述する位相比較器兼チャージポンプ回路を駆動するクロックを生成する固定遅延回路である。

【0210】また、251は固定遅延回路219から出40 力されるクロックC219を遅延して後述する位相比較器兼チャージポンプ回路を駆動するクロックを生成する固定遅延回路である。

【0211】また、252は固定遅延回路235から出力されるクロックC235を遅延して後述する位相比較器兼チャージポンプ回路を駆動するクロックを生成する固定遅延回路である。

【0212】図25は固定遅延回路249~252の構成を示す回路図であり、図25中、254~273はインバータである。

50 【0213】また、図17において、275は後述する

位相比較器兼チャージポンプ回路の起動を制御するスタータ回路であり、図26に示すように構成されており、図26中、277はパワーダウン信号PD2を反転するインバータ、278はインバータ277の出力を反転するインバータである。

39

【0214】また、279はメインクロックMCによりオン、オフが制御されるスイッチ素子をなすpMOSトランジスタ、280はラッチ回路であり、281はインバータ、282はNOR回路である。

【0215】また、283はメインクロックMCによりオン、オフが制御されるスイッチ素子をなすnMOSトランジスタ、284はラッチ回路であり、285はインバータ、286はNAND回路である。

【0216】また、287はメインクロックMCによりオン、オフが制御されるスイッチ素子をなすpMOSトランジスタ、288はラッチ回路であり、289はインバータ、290はNOR回路である。

【0217】また、291はメインクロックMCによりオン、オフが制御されるスイッチ素子をなすnMOSトランジスタ、292はラッチ回路であり、293はインバータ、294はNAND回路である。

【0218】また、295はラッチ回路292の出力を 反転するインバータ、296はインバータ295の出力 を反転するインバータである。

【0219】また、図17において、298は固定遅延回路167から出力されるクロックC167と固定遅延回路235から出力されるクロックC235との位相を比較し、固定遅延回路235から出力されるクロックC235が固定遅延回路167から出力されるクロックC167に同期するように、可変遅延回路の制御電圧を与えるポンピング動作を行う位相比較器兼チャージポンプ回路である。

【0220】また、299は位相比較器兼チャージポンプ回路298のポンピング動作を受けて遅延時間制御電圧VCを生成する遅延時間制御電圧生成平滑回路、300は位相比較器兼チャージポンプ回路298のポンピング動作を受けて遅延時間制御電圧VCZを生成する遅延時間制御電圧生成平滑回路である。

【0221】図27は位相比較器兼チャージポンプ回路298及び遅延時間制御電圧生成平滑回路299、300に構成を示す回路図である。

【0222】図27中、位相比較器兼チャージポンプ回路298において、302はスタータ回路275のインバータ277の出力C277によりオン、オフが制御されるpMOSトランジスタ、303は同じくインバータ277の出力C277によりオン、オフが制御されるnMOSトランジスタ、304はスタータ回路275のインバータ296の出力C296によりオン、オフが制御されるnMOSトランジスタである。

【0223】また、305はスタータ回路275のイン 50 バータ263から出力されるクロックCP1によりオ

バータ295の出力C295によりオン、オフが制御されるpMOShランジスタ、306はスタータ回路275のインバータ278の出力C278によりオン、オフが制御される<math>pMOShランジスタ、307は同じくインバータ278の出力C278によりオン、オフが制御される<math>pMOShランジスタである。

【0224】また、308は固定遅延回路251のインバータ268から出力されるクロックCP3によりオン、オフが制御されるpMOSトランジスタ、309は10 固定遅延回路250のインバータ262から出力されるクロック/CP1によりオン、オフが制御されるインバータである。

【0225】また、310は固定遅延回路249のインバータ258から出力されるクロック/CI5と固定遅延回路252のインバータ270から出力されるクロックCO2とをNAND処理するNAND回路、311はNAND回路310の出力によりオン、オフが制御されるpMOSトランジスタである。

【0226】また、312は固定遅延回路252のイン 20 バータ272から出力されるクロックCO4と固定遅延 回路249のインバータ254から出力されるクロック / CI1とをNOR処理するNOR回路、313はNO R回路312の出力によりオン、オフが制御されるnM OSトランジスタである。

【0227】また、314は固定遅延回路250のインバータ263から出力されるクロックCP1によりオン、オフが制御されるnMOSトランジスタ、315は固定遅延回路251のインバータ267から出力されるクロック/CP3によりオン、オフが制御されるnMO30Sトランジスタである。

【0228】また、316は固定遅延回路251のインバータ268から出力されるクロックCP3によりオン、オフが制御されるpMOSトランジスタ、317は固定遅延回路250のインバータ262から出力されるクロック/CP1によりオン、オフが制御されるインバータである。

【0229】また、318は固定遅延回路252のイン バータ273から出力されるクロック/CO5と固定遅 延回路249のインバータ255から出力されるクロッ 40 クCI2とをNAND処理するNAND回路、319は NAND回路318の出力によりオン、オフが制御され るpMOSトランジスタである。

【0230】また、320は固定遅延回路249のインバータ257から出力されるクロックCI4と固定遅延回路252のインバータ269から出力されるクロック/CO1とをNOR処理するNOR回路、321はNOR回路320の出力によりオン、オフが制御されるnMOSトランジスタである。

【0231】また、322は固定遅延回路250のイン バータ263から出力されるクロックCP1によりオ

ン、オフが制御されるnMOSトランジスタ、323は 固定遅延回路251のインバータ267から出力される クロック/CP3によりオン、オフが制御されるnMO Sトランジスタである。

【0232】また、遅延時間制御電圧生成平滑回路299において、324はnMOSトランジスタからなるキャパシタ、遅延時間制御電圧生成平滑回路300において、325はpMOSトランジスタからなるキャパシタである。

【0233】即ち、本発明の第8実施形態においては、pMOSトランジスタ302、308、309、311 と、nMOSトランジスタ303、304、313、314、315と、NAND回路310と、NOR回路312とで、固定遅延回路167から出力されるクロックC167と、固定遅延回路235から出力されるクロックC235との位相を比較し、キャパシタ324に対してポンピング動作を行う第1の位相比較器兼チャージポンプ回路が構成されている。

【0234】また、pMOSトランジスタ305、316、317、319と、nMOSトランジスタ306、307、321、322、323と、NAND回路318と、NOR回路320とで、固定遅延回路167から出力されるクロックC167と、固定遅延回路235から出力されるクロックC235との位相を比較し、キャパシタ325に対してポンピング動作を行う第2の位相比較器兼チャージポンプ回路が構成されている。

【0235】なお、第1の位相比較器兼チャージポンプ回路においては、NAND回路310及びNOR回路312が固定遅延回路167から出力されるクロックC167と固定遅延回路235から出力されるクロックC235との位相を比較する位相比較器の主たる機能を果たし、pMOSトランジスタ302及びnMOSトランジスタ303はパワーダウン期間の電流をカットする機能を果たし、nMOSトランジスタ304はスタータ機能を果たし、pMOSトランジスタ308、309及びnMOSトランジスタ314、315は位相ずれの激しい場合の引き込み動作をつかさどっている。

【0236】また、第2の位相比較器兼チャージポンプ回路においては、NAND回路318及びNOR回路320が固定遅延回路167から出力されるクロックC167と固定遅延回路235から出力されるクロックC235との位相を比較する位相比較器の主たる機能を果たし、pMOSトランジスタ306及びnMOSトランジスタ307はパワーダウン期間の電流をカットする機能を果たし、pMOSトランジスタ305はスタータ機能を果たし、pMOSトランジスタ316、317及びnMOSトランジスタ322、323は位相ずれの激しい場合の引き込み動作をつかさどっている。

【0237】本発明の第8実施形態においては、スター 310からはpMOSトランジスタ タ回路275においては、位相比較器兼チャージポンプ 50 させるほどの電圧は出力されない。

回路298を起動させる前には、パワーダウン信号PD Zは、Lレベルとされている。

42

【0238】この結果、スタータ回路275において は、インバータ277の出力C277=Hレベル、イン バータ278の出力C278=Lレベル、インバータ2 95の出力C295=Hレベル、インバータ296の出

【0239】この結果、位相比較器兼チャージポンプ回路298においては、pMOSトランジスタ302=O

FF、nMOSトランジスタ303=ON、nMOSトランジスタ304=OFF、pMOSトランジスタ30
5=OFF、pMOSトランジスタ306=ON、nMOSトランジスタ307=OFFとなる。

力C296=Lレベルとなる。

【0240】したがって、この場合には、nMOSキャパシタ324及びpMOSキャパシタ325は、ノン・チャージ状態にあり、遅延時間制御電圧VC=0

[V]、遅延時間制御電圧VCZ=VCCとなっている。

【0241】この状態から、パワーダウン信号PDZ= 20 Hレベルとされると、スタータ回路275においては、 インバータ277の出力C277=Lレベル、インバー タ278の出力C278=Hレベルとなる。

【0242】この結果、位相比較器兼チャージポンプ回路298においては、pMOSトランジスタ302=ON、nMOSトランジスタ303=OFF、pMOSトランジスタ306=OFF、nMOSトランジスタ307=ONとなり、nMOSキャパシタ324及びpMOSキャパシタ325は、充電のみが行われ、急速に充電される。

30 【0243】その後、メインクロックMCの2周期分が 経過すると、インバータ295の出力C295=Lレベ ル、インバータ296の出力C296=Hレベルとな る。

【0244】この結果、位相比較器兼チャージポンプ回路298においては、nMOSトランジスタ304=ON、pMOSトランジスタ305=ONとなり、位相比較器兼チャージポンプ298は、定常動作を行う状態とされる。

【0245】図28~図35は位相比較器兼チャージポ 40 ンプ回路298の動作を示す波形図であり、図28、図 29は固定遅延回路235から出力されるクロックC2 35が固定遅延回路167から出力されるクロックC1 67に同期している場合を示している。

【0246】この場合、図28に示すように、固定遅延回路249のインバータ258から出力されるクロック/CI5と固定遅延回路252のインバータ270から出力されるクロックCO2とがHレベルで重なる期間はゲート回路3段分の遅延時間となるので、NAND回路310からはpMOSトランジスタ311をオン状態と

【0247】また、図28に示すように、固定遅延回路252のインバータ272から出力されるクロックCO4と固定遅延回路249のインバータ254から出力されるクロック/CI1とがLレベルで重なる期間はゲート回路3段分の遅延時間となるので、NOR回路312からはnMOSトランジスタ313をオン状態とさせるほどの電圧は出力されない。

【0248】また、図29に示すように、固定遅延回路252のインバータ273から出力されるクロック/C05と固定遅延回路249のインバータ255から出力されるクロックCI2とがHレベルで重なる期間はゲート回路3段分の遅延時間となるので、NAND回路318からはpMOSトランジスタ319をオン状態とさせるほどの電圧は出力されない。

【0249】また、図29に示すように、固定遅延回路249のインバータ257から出力されるクロックCI4と固定遅延回路252のインバータ269から出力されるクロック/CO1とがLレベルで重なる期間はゲート回路3段分の遅延時間となるので、NOR回路320からはnMOSトランジスタ321をオン状態とさせるほどの電圧は出力されない。

【0250】また、図30、図31は固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相よりも進んでいる場合を示している。

【0251】この場合、図30に示すように、固定遅延回路249のインバータ258から出力されるクロック/CI5と固定遅延回路252のインバータ270から出力されるクロックCO2とがHレベルで重なる期間は、ゲート回路3段分の遅延時間以上となるので、NAND回路310からはpMOSトランジスタ311をパルス的にオン状態とさせる電圧がパルス状に出力され、pMOSトランジスタ311がパルス的にオン状態とされているので、pMOSトランジスタ308、309はオン状態とされているので、pMOSトランジスタ302、308、309、311によるプルアップ動作が行われ、遅延時間制御電圧VCの電圧は上昇する。

【0252】なお、図30に示す期間T1においては、 nMOSトランジスタ313はオン状態となるが、nM OSトランジスタ314、315はオフ状態を維持する ので、nMOSトランジスタ313~315、304に よるプルダウン動作が行われることはない。

【0253】また、図31に示すように、固定遅延回路249のインパータ257から出力されるクロックCI4と固定遅延回路252のインパータ269から出力されるクロック/CO1とがLレベルで重なる期間は、ゲート回路3段分の遅延時間以上となるので、NOR回路320からはnMOSトランジスタ321をパルス的にオン状態とさせる電圧がパルス状に出力され、nMOS

トランジスタ321がパルス的にオン状態とされると共に、この場合、nMOSトランジスタ322、323はオン状態とされているので、nMOSトランジスタ321~323、307によるプルダウン動作が行われ、遅延時間制御電圧VCZの電圧が下降する。

44

【0254】なお、図31に示す期間T2においては、pMOSトランジスタ319はオン状態となるが、pMOSトランジスタ316、317はオフ状態を維持するので、pMOSトランジスタ305、316、317、319によるプルアップ動作が行われることはない。

【0255】したがって、固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相よりも進んでいる場合には、可変遅延回路184、186、200、202、216、218、232、234の遅延時間は長くなるように制御され、固定遅延回路235から出力されるクロックC235が固定遅延回路167から出力されるクロックC167に同期するように遅延制御が行われる。

20 【0256】また、図32、図33は固定遅延回路23 5から出力されるクロックC235の位相が固定遅延回 路167から出力されるクロックC167の位相よりも 遅れている場合を示している。

【0257】この場合、図32に示すように、固定遅延回路252のインバータ272から出力されるクロック CO4と固定遅延回路249のインバータ254から出力されるクロック/CI1とがLレベルで重なる期間 は、ゲート回路3段分の遅延時間以上となるので、NO R回路312からnMOSトランジスタ313をパルス がにオン状態とさせる電圧がパルス状に出力され、nMOSトランジスタ313がパルス的にオン状態とされると共に、この場合、nMOSトランジスタ314、315はオン状態とされているので、nMOSトランジスタ313~315、304によるプルダウン動作が行われ、遅延時間制御電圧VCの電圧は下降する。

【0258】なお、図32に示す期間T3においては、pMOSトランジスタ311はオン状態となるが、pMOSトランジスタ308、309はオフ状態を維持するので、pMOSトランジスタ302、308、309、311によるプルアップ動作が行われることはない。

【0259】また、図33に示すように、固定遅延回路252のインバータ273から出力されるクロック/CO5と固定遅延回路249のインバータ255から出力されるクロックCI2とがHレベルで重なる期間はゲート回路3段分の遅延時間以上となるので、NAND回路318からpMOSトランジスタ319をパルス的にオン状態とさせる電圧がパルス状に出力され、pMOSトランジスタ319がパルス的にオン状態とされると共に、この場合、pMOSトランジスタ30

45 5、316、317、319によるプルアップ動作が行われ、遅延時間制御電圧VCZの電圧は上昇する。

【0260】なお、図33に示す期間T4においては、nMOSトランジスタ321はオン状態となるが、nMOSトランジスタ322、323はオフ状態を維持するので、nMOSトランジスタ321~323、307によるプルダウン動作が行われることはない。

【0261】したがって、固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相よりも遅れている場合には、可変遅延回路184、186、200、202、216、218、232、234の遅延時間は短くなるように制御され、固定遅延回路235から出力されるクロックC235が固定遅延回路167から出力されるクロックC167に同期するように遅延制御が行われる。

【0262】また、図34、図35は固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相よりも180°遅れている場合を示している。

【0263】この場合、図34の期間T5においては、nMOSトランジスタ313~315が全てオン状態となるので、nMOSトランジスタ313~315、304によるプルダウン動作が期間T5(長時間)にわたって行われ、遅延時間制御電圧VCの電圧は急速に下降する。

【0264】また、図35の期間T6においては、pMOSトランジスタ316、317、319が全てオン状態となるので、pMOSトランジスタ305、316、317、319によるプルアップ動作が期間T6(長時間)にわたって行われ、遅延時間制御電圧VCZの電圧は急速に上昇する。

【0265】なお、この場合には、pMOSトランジスタ308、309、311が全てオン状態となることはなく、nMOSトランジスタ321~323が全てオン状態となる状態は回避されている。

【0266】したがって、固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相よりも180°遅れている場合には、可変遅延回路184、186、200、202、216、218、232、234の遅延時間が急速に短くなるように制御され、固定遅延回路235から出力されるクロックC235の位相が固定遅延回路167から出力されるクロックC167の位相に急速に近づくように遅延制御が行われる。

【0267】本発明の第8実施形態においては、8個の 可変遅延回路184、186、200、202、21 6、218、232、234はそれぞれ同一の回路構成 とされ、8個の固定遅延回路185、187、201、 203、217、219、233、235もそれぞれ同 50

一の回路構成とされており、しかも、固定遅延回路235から出力されるクロックC235が固定遅延回路167から出力されるクロックC167に同期するように制御される。

【0268】したがって、固定遅延回路185から出力されるクロックC185は、固定遅延回路167から出力されるクロックC167に対して45°位相の遅れたクロックとなり、固定遅延回路187から出力されるクロックC187は、固定遅延回路167から出力されるクロックC167に対して90°位相の遅れたクロックとなる。

【0269】また、固定遅延回路201から出力されるクロックC201は、固定遅延回路167から出力されるクロックC167に対して135°位相の遅れたクロックとなり、固定遅延回路203から出力されるクロックC203は、固定遅延回路167から出力されるクロックC167に対して180°位相の遅れたクロックとなる。

【0270】また、固定遅延回路217から出力される20 クロックC217は、固定遅延回路167から出力されるクロックC167に対して225°位相の遅れたクロックとなり、固定遅延回路219から出力されるクロックC219は、固定遅延回路167から出力されるクロックC167に対して270°位相の遅れたクロックとなる。

【0271】また、固定遅延回路233から出力されるクロックC233は、固定遅延回路167から出力されるクロックC167に対して315°位相の遅れたクロックとなり、固定遅延回路235から出力されるクロックC167に対して360°位相の遅れたクロックとなる。

【0272】この結果、可変遅延回路184、186、200、202、216、218、232、234から出力されるクロック、又は、固定遅延回路185、187、201、203、217、219、233、235を構成するゲート回路のうち、終段のゲート回路以外の所定のゲート回路の出力端に得られるクロックをクロックを必要とする内部回路に供給する場合には、データ伝を選問を存在する場合においても、プロセス条件や温度変化や電源電圧の値に関わらず、メインクロックMCに対して、0°、45°、90°、135°、180°、225°、270°、315°の位相差を有するクロックを内部回路に供給することができる。

【0273】例えば、固定遅延回路185の初段のインバータ192から出力されるクロックを、ゲート回路を3段接続してなるデータ伝達回路を介してクロックを必要とする回路に供給する場合には、プロセス条件や温度変化や電源電圧の値に関わらず、固定遅延回路167から出力されるクロックC167に対して45°の位相差

を有するクロックを内部回路に供給することができる。 【0274】このように、本発明の第8実施形態によれば、メインクロックを遅延してなるクロックを必要とする回路に対して、プロセス条件や温度変化や電源電圧の値に関わらず、位相精度の高いクロックを供給することができる。

[0275]

【発明の効果】以上のように、本発明によれば、所定の クロックを遅延してなるクロックを供給すべき回路に対 して、プロセス条件や温度変化や電源電圧の値に関わら ず、位相精度の高いクロックを供給することができる。

【図面の簡単な説明】

- 【図1】本発明の第1実施形態の要部を示す回路図である。
- 【図2】本発明の第1実施形態が備える可変遅延回路の 第1構成例を示す回路図である。
- 【図3】本発明の第1実施形態が備える可変遅延回路の 第2構成例を示す回路図である。
- 【図4】本発明の第1実施形態の動作を示す波形図である。
- 【図 5 】本発明の第 2 実施形態の要部を示す回路図である
- 【図 6 】本発明の第 2 実施形態の動作を示す波形図である。
- 【図7】本発明の第3実施形態の要部を示す回路図である。
- 【図8】本発明の第3実施形態の動作を示す波形図であ ス
- 【図9】本発明の第4実施形態の要部を示す回路図である。
- 【図10】本発明の第4実施形態の動作を示す波形図で ある
- 【図11】本発明の第5実施形態の要部を示す回路図である。
- 【図12】本発明の第5実施形態の動作を示す波形図である。
- 【図13】本発明の第6実施形態の要部を示す回路図で ある。
- 【図14】本発明の第6実施形態の動作を示す波形図で ある。
- 【図15】本発明の第7実施形態の要部を示す回路図で ある
- 【図16】本発明の第7実施形態の動作を示す波形図である。

【図17】本発明の第8実施形態の要部を示す回路図である。

- 【図18】本発明の第8実施形態が備える可変遅延回路 及び固定遅延回路の構成を示す回路図である。
- 【図19】本発明の第8実施形態が備える可変遅延回路 を構成する可変遅延インバータの構成を示す回路図であ る
- 【図20】本発明の第8実施形態が備える固定遅延回路 を構成するインバータの構成を示す回路図である。
- して、プロセス条件や温度変化や電源電圧の値に関わら 10 【図21】本発明の第8実施形態が備える可変遅延回路 ず、位相精度の高いクロックを供給することができる。 及び固定遅延回路の構成を示す回路図である。
 - 【図22】本発明の第8実施形態が備える可変遅延回路 及び固定遅延回路の構成を示す回路図である。
 - 【図23】本発明の第8実施形態が備える可変遅延回路 及び固定遅延回路の構成する可変遅延インバータの構成 を示す回路図である。
 - 【図24】本発明の第8実施形態が備える可変遅延回路 及び固定遅延回路の構成を示す回路図である。
 - 【図25】本発明の第8実施形態が備える位相比較器兼 20 チャージポンプ回路を駆動するクロックを生成する固定 遅延回路の構成を示す回路図である。
 - 【図26】本発明の第8実施形態が備えるスタータ回路 の構成を示す回路図である。
 - 【図27】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路及び遅延時間制御電圧生成平滑回路 の構成を示す回路図である。
 - 【図28】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。
 - 【図29】本発明の第8実施形態が備える位相比較器兼 30 チャージポンプ回路の動作を示す波形図である。
 - 【図30】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。
 - 【図31】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。
 - 【図32】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。
 - 【図33】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。
 - 【図34】本発明の第8実施形態が備える位相比較器兼 40 チャージポンプ回路の動作を示す波形図である。
 - 【図35】本発明の第8実施形態が備える位相比較器兼 チャージポンプ回路の動作を示す波形図である。

【符号の説明】

MC メインクロック


48


【図1】

本発明の第1実施形態の要部を示す回路図

[図19]

可変遅延インバータ168~172の構成を示す回路図







【図20】

インバータ174、175の構成を示す回路図


【図2】
可変遅延回路6の第1構成例を示す回路図






【図3】

可変遅延回路6の第2構成例を示す回路図




【図4】

本発明の第1実施形態の動作を示す波形図




【図5】


本発明の第2実施形態の要部を示す回路図




【図25】

固定遅延回路249~252の構成を示す回路図








【図6】

本発明の第2実施形態の動作を示す波形図


【図12】

本発明の第5実施形態の動作を示す波形図




【図7】


本発明の第3実施形態の要部を示す回路図



[図8]




【図10】




【図9】

本発明の第4実施形態の要部を示す回路図




【図11】

本発明の第5実施形態の要部を示す回路図




【図18】

可変遅延回路166及び固定遅延回路167の構成を示す回路図



【図13】


本発明の第6実施例の要部を示す回路図



【図14】


本発明の第6実施形態の動作を示す波形図

【図16】



【図15】

本発明の第7実施形態の要部を示す回路図





【図17】

本発明の第8実施形態の要部を示す回路図

【図21】


可変運延回路184、186及び固定選延回路185、187の構成を示す回路図






【図22】

可変選延回路200、202及び固定遅延回路201、203の構成を示す回路図




【図23】

可変運延回路216、218及び固定遅延回路217、219の構成を示す回路図




【図26】

スタータ回路275の構成を示す回路図




【図27】

位相比較器兼チャージボンプ回路298及び遅延時間制御電 圧生成平滑回路299、300の構成を示す回路図




【図24】

可変遅延回路232、234及び固定遅延回路233、235の構成を示す回路図




【図28】

位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235がC167に同期している場合)




【図29】


位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235がC167に同期している場合)




【図30】 位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235の位相がC167の位相よりも進んでいる場合)



【図31】 位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235の位相がC167の位相よりも進んでいる場合)




【 図 3 2 】
位相比較器兼チャージポンプ回路 2 9 8 の動作を示す波形図(C 2 3 5 の位相がC 1 6 7 の位相よりも遅れている場合)




[図33]

・ 位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235の位相がC167の位相よりも遅れている場合)



【図34】

位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235の位相がC167の位相よりも180′遅れている場合)



【図35】

位相比較器兼チャージポンプ回路298の動作を示す波形図 (C235の位相がC167の位相よりも180°遅れている場合)

